公开(公告)号：CN103298243A

公开(公告)日：2013-09-11

申请号：CN201310108174.5

申请日：2007-07-16

Applicant: 斯塔布科尔技术公司

Inventor： K·K·瓦色亚

IPC: H05K1/02

CPC classification number: H05K3/4608 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K1/0284 ,  H05K1/0313 ,  H05K1/0366 ,  H05K1/11 ,  H05K3/429 ,  H05K3/4644 ,  H05K2201/0281 ,  H05K2201/029 ,  H05K2201/0323 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/0959 ,  H01L2224/0401

Abstract: 本发明描述了集成电路和制造集成电路的过程，其使用的印刷线路板衬底具有核心层，该核心层是印刷线路板的电路的一部分。在众多实施例中，核心层由碳复合材料构成。在几个实施例中，描述的技术用于增加设计中核心层的完整性，这要求钻取高密度的间隙孔。本发明的一个实施例包括具有导电材料的核心层和在核心层的外表面上形成的至少一个增层线路部分。此外，增层部分包括至少一个微线路层，该微线路层包含的电路通过电镀通孔电连接到核心层中的导电材料。

公开(公告)号：CN101507058B

公开(公告)日：2013-05-01

申请号：CN200780031170.4

申请日：2007-07-16

Applicant: 斯塔布科尔技术公司

Inventor： K·K·瓦色亚

IPC: H05K3/46

CPC classification number: H05K3/4608 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K1/0284 ,  H05K1/0313 ,  H05K1/0366 ,  H05K1/11 ,  H05K3/429 ,  H05K3/4644 ,  H05K2201/0281 ,  H05K2201/029 ,  H05K2201/0323 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/0959 ,  H01L2224/0401

Abstract: 本发明描述了集成电路和制造集成电路的过程，其使用的印刷线路板衬底(200)具有核心层(10)，该核心层是印刷线路板的电路的一部分。在众多实施例中，核心层由碳复合材料构成。在几个实施例中，描述的技术用于增加设计中核心层的完整性，这要求钻取高密度的间隙孔(25)。本发明的一个实施例包括具有导电材料的核心层和在核心层的外表面上形成的至少一个增层线路部分。此外，增层部分包括至少一个微线路层(36)，该微线路层包含的电路通过电镀通孔(45)电连接到核心层中的导电材料。

公开(公告)号：CN101917819B

公开(公告)日：2013-04-03

申请号：CN201010244871.X

申请日：2006-06-13

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/11 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01084 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/113 ,  H05K1/162 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

公开(公告)号：CN102065632B

公开(公告)日：2013-03-20

申请号：CN201010139930.7

申请日：2010-03-30

Applicant: 三星电机株式会社

Inventor： 睦智秀 ,  杨德桭

IPC: H05K1/02 ,  H05K1/11 ,  H01L23/498 ,  H01P3/08

CPC classification number: H01P1/2005 ,  H05K1/0236 ,  H05K2201/09309 ,  H05K2201/09627 ,  H05K2201/09781

Abstract: 本申请公开了一种电磁带隙结构和包括该电磁带隙结构的印刷电路板，该电磁带隙结构包括：介电层；形成在该介电层一侧上的多个导电板；连接贯孔，该连接贯孔用于电连接所述多个导电板中的两个相邻导电板；以及第一盲孔，该第一盲孔沿该介电层的厚度方向形成在该多个导电板的每一个上。即使在印刷电路板上同时安装有模拟电路和数字电路，包括该电磁带隙结构的印刷电路板也能够解决混合信号问题。

公开(公告)号：CN101714681B

公开(公告)日：2013-03-13

申请号：CN200910149014.9

申请日：2009-06-11

Applicant: 三星电机株式会社

Inventor： 赵元佑 ,  杨德桭 ,  丘奉完 ,  金亨镐

IPC: H01P1/00 ,  H01P1/20 ,  H01P3/00 ,  H05K9/00

CPC classification number: H01P1/2005 ,  H01P1/203 ,  H05K1/0236 ,  H05K2201/09309 ,  H05K2201/09681

Abstract: 本发明披露了一种电磁带隙结构。根据本发明实施方式的电磁带隙结构包括在相同的平面上彼此桥连接的多个导电板，而各导电板均包括内补片；与内补片电分离并包围内补片的第一环形补片；以及包围第一环形补片并通过一部分与第一环形补片电连接的第二环形补片。

公开(公告)号：CN101887880B

公开(公告)日：2012-11-14

申请号：CN201010216885.0

申请日：2005-02-03

Applicant: 揖斐电株式会社

Inventor： 稻垣靖 ,  佐野克幸

IPC: H01L23/498 ,  H01L23/50 ,  H01L23/66 ,  H05K3/46

CPC classification number: H05K1/0237 ,  H01L21/4857 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/66 ,  H01L24/81 ,  H01L2223/6616 ,  H01L2223/6622 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13111 ,  H01L2224/16225 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/351 ,  H01L2924/3511 ,  H05K1/0224 ,  H05K1/0263 ,  H05K1/0265 ,  H05K1/111 ,  H05K1/115 ,  H05K1/144 ,  H05K1/185 ,  H05K3/4602 ,  H05K2201/0352 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09736 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明提供一种多层印刷电路板，提供一种在高频区域的IC芯片、特别是即使超过3GHz也不发生错误动作或错误的封装基板。将芯基板(30)上的导体层(34P)形成为厚度30μm，将层间树脂绝缘层(50)上的导体电路(58)形成为15μm。可以通过使导体层(34P)变厚，而增加导体本身的体积，从而降低电阻。并且，可以通过将导体层(34)用作电源层，而提高电源对于IC芯片的供给能力。

公开(公告)号：CN102511204A

公开(公告)日：2012-06-20

申请号：CN201080034034.2

申请日：2010-06-17

Applicant: 意法爱立信有限公司

Inventor： 理查德·埃斯特兰德

IPC: H05K1/02

CPC classification number: H05K1/0216 ,  H05K1/0366 ,  H05K3/4688 ,  H05K2201/0284 ,  H05K2201/09309 ,  H05K2201/09518 ,  H05K2201/10689

Abstract: 本发明公开了电子电路(1、101)。所述电子电路包括第一和第二集成电路(10a、110a、10b、110b)以及印刷电路板(PCB)(15、115)。该PCB包括由具有不同耗散因子的聚合物基材料制成的电介质层(30a-30c、130)，所述材料根据不同实施例进行布置，以抑制噪声。

公开(公告)号：CN102448244A

公开(公告)日：2012-05-09

申请号：CN201110304333.X

申请日：2006-12-04

Applicant: 思科技术公司

Inventor： 威尔林·程 ,  罗杰·卡尔阿姆 ,  塞吉奥·卡麦格

IPC: H05K1/02 ,  H05K1/11

CPC classification number: H05K1/0222 ,  H05K1/115 ,  H05K3/429 ,  H05K3/4614 ,  H05K2201/09309 ,  H05K2201/09809 ,  H05K2203/061 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49162 ,  Y10T29/49165

Abstract: 本发明公开了一种用于高速信号设计的印刷电路板以及制造该印刷电路板的方法。所述方法包括：将多个层装配成叠层，以使所述叠层中的所述多个层具有顶信号层和底信号层；形成穿过所述多个层的中空通孔，以连接所述印刷电路板中的GND层；在所述中空通孔内形成或嵌入用非导电材料涂覆的导体；用图案化的介电信号层覆盖所述顶层和底层；用掩蔽剂覆盖所述顶层和底层；用连接通孔内的信号迹线的导电材料镀覆所述顶层和底层；从所述顶层和底层上去除所述掩蔽剂。

公开(公告)号：CN101695216B

公开(公告)日：2012-01-04

申请号：CN200910221707.4

申请日：2005-06-24

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  持田晶良

IPC: H05K1/18 ,  H05K3/30 ,  H05K3/46 ,  H01L23/48 ,  H01L21/48

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L2221/68345 ,  H01L2221/68363 ,  H01L2224/05001 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/0102 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/3011 ,  H05K1/162 ,  H05K3/4602 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09718 ,  H05K2203/0353 ,  Y10T29/435 ,  Y10T29/49117 ,  Y10T29/49124 ,  Y10T29/49128 ,  Y10T29/49147 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 本发明提供一种印刷配线板及其制造方法。在本发明的印刷配线板(10)中，上部电极连接部(52)的上部电极连接部第1部(52a)不与电容器部(40)接触地沿上下方向贯穿电容器部(40)，上部电极连接部(52)从上部电极连接部第2部(52b)经由设于电容器部(40)的上方的上部电极连接部第3部(52c)与上部电极(42)连接。另外，下部电极连接部(51)以不与电容器部(40)的上部电极(42)接触但与下部电极(41)接触的方式沿上下方向贯穿电容器部(40)。因此，在所堆积的过程中，即使用具有以2张金属箔夹持高介电层的结构以后成为电容器部(40)的高介电电容片覆盖了全表面之后，也能形成上部电极连接部(52)和下部电极连接部(51)。

公开(公告)号：CN102217431A

公开(公告)日：2011-10-12

申请号：CN200880126272.9

申请日：2008-12-10

Applicant: PPG工业俄亥俄公司

Inventor： A·E·王 ,  K·C·奥尔森 ,  M·J·鲍里克

IPC: H05K3/42 ,  H05K3/44 ,  H05K3/46

CPC classification number: H05K3/429 ,  H01L2924/0002 ,  H05K3/445 ,  H05K3/4641 ,  H05K2201/09309 ,  H05K2203/135 ,  Y10T29/49126 ,  Y10T29/49165 ,  H01L2924/00

Abstract: 一种制造电路板的工艺包括：提供包括在第一侧面具有第一绝缘涂层(14)和在第二侧面具有第二绝缘涂层(16)的第一导电芯(12)的基材(10)，在第一和第二绝缘涂层以及第一导电芯中形成开口(22)，使导电芯的边缘(24)暴露在开口内，和将第三绝缘材料(28)电沉积在第一导电芯的暴露边缘上。还提供了使用该工艺制造的电路板。