中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

825 records (took 0.022 seconds)

    Transistor bipolaire et procédé de fabrication
    191.
    发明专利
    Transistor bipolaire et procédé de fabrication 未知

    公开(公告)号：FR3115393A1

    公开(公告)日：2022-04-22

    申请号：FR2010686

    申请日：2020-10-19

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： BREZZA EDOARDO ,  GAUTHIER ALEXIS

    IPC: H01L21/331 ,  H01L21/20 ,  H01L21/225 ,  H01L29/737

    Abstract: Circuit intégré, comprenant un substrat (SB) et au moins un transistor bipolaire (TR) comportant une région de collecteur incluant une première partie dopée (70) située dans le substrat et une deuxième partie dopée (71) recouvrant et en contact avec une zone (Z) de la première partie dopée, la région de collecteur ayant un profil de dopage présentant un pic dans la première partie et une décroissance depuis ce pic jusque dans la deuxième partie. Figure de l’abrégé : Fig 10

    Procédé de formation d’une tranchée capacitive d’isolation et substrat comprenant une telle tranchée
    193.
    发明专利
    Procédé de formation d’une tranchée capacitive d’isolation et substrat comprenant une telle tranchée 未知

    公开(公告)号：FR3112894A1

    公开(公告)日：2022-01-28

    申请号：FR2007905

    申请日：2020-07-27

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： MONNIER DENIS ,  LEVERD FRANCOIS

    IPC: H01L21/70 ,  H01L21/302

    Abstract: Le texte concerne un procédé de formation d’une tranchée d’isolation capacitive dans un substrat semi-conducteur, comprenant les étapes successives suivantes :- le creusement d’une tranchée (10) à partir d’une surface principale du substrat (1), ladite tranchée comprenant une portion supérieure (10a) s’élargissant progressivement à partir d’un col (102) en direction d’une portion inférieure (10b) de la tranchée ;- la formation d’un revêtement en un premier matériau électriquement isolant (14) sur les parois de la tranchée ;- le dépôt d’un premier matériau semi-conducteur (15) sur ledit revêtement, ledit dépôt étant interrompu de sorte à ménager un espace libre entre les parois (100, 101) de la tranchée, ledit espace libre présentant une ouverture (150) au niveau du col (102) ;- le dépôt d’un second matériau électriquement isolant (16) dans la tranchée, ledit dépôt résultant en la formation d’un bouchon (160) obturant ladite ouverture (150) pour former une cavité (17) fermée ;- la gravure du bouchon (16) de sorte à ouvrir la cavité (17) ;- le dépôt d’un second matériau semi-conducteur ou d’un métal de sorte à remplir la cavité (17). Figure pour l’abrégé : Fig 2I

    Capteur optique intégré à photodiodes pincées
    195.
    发明专利
    Capteur optique intégré à photodiodes pincées 未知

    公开(公告)号：FR3111019A1

    公开(公告)日：2021-12-03

    申请号：FR2005537

    申请日：2020-05-26

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： DUTARTRE DIDIER

    IPC: H01L31/11 ,  H01L27/146

    Abstract: Capteur optique intégré, comprenant au moins un module de détection (MD) comportant une photodiode pincée (PPD) comportant au sein d’un substrat semiconducteur, une première région semiconductrice (RG1) ayant un premier type de conductivité située entre une deuxième région semiconductrice (RG2) ayant un deuxième type de conductivité opposé au premier et une troisième région semiconductrice (RG3) ayant le deuxième type de conductivité, plus épaisse, moins dopée et située plus en profondeur dans le substrat que la deuxième région (RG2), et comportant du silicium et du germanium présentant au moins un premier gradient de concentration (GR1 ; GR10). Figure pour l’abrégé : Fig 1

    Mesure de la durée d'une impulsion
    196.
    发明专利
    Mesure de la durée d'une impulsion 未知

    公开(公告)号：FR3092402B1

    公开(公告)日：2021-10-22

    申请号：FR1900935

    申请日：2019-01-31

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： LECAT--MATHIEU DE BOISSAC CAPUCINE ,  ABOUZEID FADY ,  GASIOT GILLES ,  ROCHE PHILIPPE ,  MALHERBE VICTOR

    IPC: G01R29/02

    Abstract: Mesure de la durée d'une impulsion La présente description concerne un dispositif (1) comprenant : un premier circuit (11) comportant une première chaine d'étages (113a) identiques définissant des première et deuxième lignes à retard ; un deuxième circuit (14) comportant une deuxième chaine d'étages (113b) identiques aux étages de la première chaine, la deuxième chaine définissant des troisième et quatrième lignes à retard ; et un troisième circuit (13) reliant sélectivement la troisième ligne à retard, la quatrième ligne à retard ou une première entrée (133) du troisième circuit à une même entrée (112) du premier circuit (11). Figure pour l'abrégé : Fig. 1

    Fabrication de cavités
    200.
    发明专利
    Fabrication de cavités 未知

    公开(公告)号：FR3091007B1

    公开(公告)日：2021-03-05

    申请号：FR1873756

    申请日：2018-12-21

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： GOURAUD PASCAL ,  RISTOIU DELIA

    IPC: H01L21/46 ,  H01L21/02

    Abstract: Fabrication de cavités La présente description concerne un procédé de fabrication de cavités comprenant une étape de formation simultanée d'une première cavité (104) dans une première région (110) de semiconducteur massif et d'une deuxième cavité (102) dans une deuxième région de semiconducteur (114) sur isolant (112), les première et deuxième cavités comprenant un palier au niveau de la face supérieure de l'isolant (112). Figure pour l'abrégé : Fig. 1

Patent Agency Ranking