中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

95 records (took 0.025 seconds)

    利用零底切技術形成印刷電路板上的接觸墊之方法及結構
    21.
    发明专利
    利用零底切技術形成印刷電路板上的接觸墊之方法及結構 审中-公开
    利用零底切技术形成印刷电路板上的接触垫之方法及结构

    公开(公告)号：TW201505505A

    公开(公告)日：2015-02-01

    申请号：TW102135982

    申请日：2013-10-04

    Applicant: R&D電路公司 ,  R&D CIRCUITS INC.

    Inventor： 土爾普斯馬 丹 ,  TURPUSEEMA, DAN ,  羅素 詹姆士V ,  RUSSELL, JAMES V.

    IPC: H05K3/34 ,  H05K3/42

    Abstract: 本發明關於一種在經填充之電鍍通孔或盲孔上方形成印刷電路板上的接觸墊之方法及裝置，其中將額外之金屬或非金屬塗層施加至最終表面修飾鍍層，該最終表面修飾鍍層封裝耐磨表面鍍層之側壁，且亦覆蓋經電鍍於填充通孔上的金屬層之側壁及經電鍍於通孔中及基底金屬之表面上達到襯墊幾何形狀的程度的捲繞電鍍金屬。當在通孔中且隨之在表面上電鍍金屬時，當形成諸如但不限於銅之底層基底金屬及表面電鍍之金屬時，此防止因蝕刻製程而發生後續基蝕且確保通孔電連接之完整性及安全性。

    Abstract in simplified Chinese: 本发明关于一种在经填充之电镀通孔或盲孔上方形成印刷电路板上的接触垫之方法及设备，其中将额外之金属或非金属涂层施加至最终表面修饰镀层，该最终表面修饰镀层封装耐磨表面镀层之侧壁，且亦覆盖经电镀于填充通孔上的金属层之侧壁及经电镀于通孔中及基底金属之表面上达到衬垫几何形状的程度的卷绕电镀金属。当在通孔中且随之在表面上电镀金属时，当形成诸如但不限于铜之底层基底金属及表面电镀之金属时，此防止因蚀刻制程而发生后续基蚀且确保通孔电连接之完整性及安全性。

    半導體探測中之用於矽或有機的重分佈中介層的可再表面化接點墊
    23.
    发明专利
    半導體探測中之用於矽或有機的重分佈中介層的可再表面化接點墊 审中-公开
    半导体探测中之用于硅或有机的重分布中介层的可再表面化接点垫

    公开(公告)号：TW201709376A

    公开(公告)日：2017-03-01

    申请号：TW105119905

    申请日：2016-06-24

    Applicant: R&D電路公司 ,  R&D CIRCUITS INC.

    Inventor： 羅素 詹姆士V ,  RUSSELL, JAMES V.

    IPC: H01L21/66

    CPC classification number: H01L23/50 ,  G01R1/07378 ,  H01L21/50 ,  H01L23/49827

    Abstract: 本發明提供一種用於提供可再表面化接點墊的方法及設備，其利用一環氧樹脂來囊封接點墊，俾使得該環氧樹脂及該些被囊封的接點墊在一矽重分佈中介層上為共面。此些重分佈中介層將一晶圓半導體電氣連接至一探測卡，其中，其必須經由使用一中介板將其中一者的路線墊排列轉換成另一者的精細墊排列。本發明和一種用於產生可再表面化接點墊的設備及方法有關，如果任何接點墊表面遭到破壞的話，該些接點墊可以利用研磨性砂磨作業被再表面化一或更多次，用以重新產生一共面表面，以便達成比較省錢修復的目的。

    Abstract in simplified Chinese: 本发明提供一种用于提供可再表面化接点垫的方法及设备，其利用一环氧树脂来囊封接点垫，俾使得该环氧树脂及该些被囊封的接点垫在一硅重分布中介层上为共面。此些重分布中介层将一晶圆半导体电气连接至一探测卡，其中，其必须经由使用一中介板将其中一者的路线垫排列转换成另一者的精细垫排列。本发明和一种用于产生可再表面化接点垫的设备及方法有关，如果任何接点垫表面遭到破坏的话，该些接点垫可以利用研磨性砂磨作业被再表面化一或更多次，用以重新产生一共面表面，以便达成比较省钱修复的目的。

    在積體電路測試環境中用於探針卡組件的改良的電源供應暫態效能（電源完整度）
    24.
    发明专利
    在積體電路測試環境中用於探針卡組件的改良的電源供應暫態效能（電源完整度） 审中-公开
    在集成电路测试环境中用于探针卡组件的改良的电源供应暂态性能（电源完整度）

    公开(公告)号：TW201702613A

    公开(公告)日：2017-01-16

    申请号：TW105112114

    申请日：2016-04-19

    Applicant: R&D電路公司 ,  R&D CIRCUITS INC.

    Inventor： 瓦維克 湯瑪斯P ,  WARWICK, THOMAS P. ,  羅素 詹姆士V ,  RUSSELL, JAMES V. ,  圖普塞瑪 德哈南嘉亞 ,  TURPUSEEMA, DHANANJAYA

    IPC: G01R1/073 ,  G01R31/28

    CPC classification number: G01R31/2889 ,  G01R1/07378 ,  G01R31/31901 ,  G01R31/31905

    Abstract: 本發明係描述用於低阻抗(超頻率)的電源傳送至一晶粒的實施之三個實質不同的實施例。此種對於一高頻的低阻抗係容許該晶粒能夠運作在封裝層級的速度，因此降低在該封裝層級的良率損失。每一個實施例係解決整體晶圓探針應用之一稍微不同的特點。然而，在每一個實施例中，此揭露內容之重要的改善是該些用於電源濾波/去耦的被動構件的相對於習知技術的位置。所有三個實施例都需要一種方法來將該些被動構件嵌入在相當接近該間距轉換基板處、或是實際在該間距轉換基板內。

    Abstract in simplified Chinese: 本发明系描述用于低阻抗(超频率)的电源发送至一晶粒的实施之三个实质不同的实施例。此种对于一高频的低阻抗系容许该晶粒能够运作在封装层级的速度，因此降低在该封装层级的良率损失。每一个实施例系解决整体晶圆探针应用之一稍微不同的特点。然而，在每一个实施例中，此揭露内容之重要的改善是该些用于电源滤波/去耦的被动构件的相对于习知技术的位置。所有三个实施例都需要一种方法来将该些被动构件嵌入在相当接近该间距转换基板处、或是实际在该间距转换基板内。

    用於在高密度網格陣列中隔絕高速數位信號的結構
    27.
    发明专利
    用於在高密度網格陣列中隔絕高速數位信號的結構 审中-公开
    用于在高密度网格数组中隔绝高速数码信号的结构

    公开(公告)号：TW201613056A

    公开(公告)日：2016-04-01

    申请号：TW104116949

    申请日：2015-05-27

    Applicant: R&D電路公司 ,  R&D CIRCUITS INC.

    Inventor： 瓦維克 湯瑪斯P ,  WARWICK, THOMAS P.

    IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

    CPC classification number: H01L23/5225 ,  H01L21/76843 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/552 ,  H01L2224/16225 ,  H05K1/0222 ,  H05K1/0243 ,  H05K1/113 ,  H05K1/116 ,  H05K2201/0723 ,  H05K2201/09227 ,  H05K2201/09618 ,  H05K2201/09809 ,  H05K2201/10674 ,  H05K2203/0207

    Abstract: 由於大小和成本的關係，對積體電路(IC)製造商來說，以最小數目周圍功率和接地來使用“單端”(每一個獨特資訊路徑中只有一個信號路徑)高速信號電性接點針腳(針腳將該積體電路連接到一印刷電路板，以傳輸數位資訊)係變得有利的。然而，這種較低成本的方法造成了電干擾和耦合問題(稱為串音)，其係發生在通孔結構中的二個相鄰的信號路徑之間，該通孔係在印刷電路板中將積體電路電連接到信號路徑所需的結構。此串音反過來增加抖動，使時序降級，並最終降低了電路的最大工作速度(性能)。本揭示提出了使用微電鍍、微鑽孔和微加工方法的結構，該結構藉由放置一金屬屏障而隔絕相鄰的信號，該金屬屏障係將耦合電流分流到接地。該微鑽孔方法還降低了在一個特定信號路由的相鄰信號路徑的長度以及受控制的深度鑽孔序列。

    Abstract in simplified Chinese: 由于大小和成本的关系，对集成电路(IC)制造商来说，以最小数目周围功率和接地来使用“单端”(每一个独特信息路径中只有一个信号路径)高速信号电性接点针脚(针脚将该集成电路连接到一印刷电路板，以传输数码信息)系变得有利的。然而，这种较低成本的方法造成了电干扰和耦合问题(称为串音)，其系发生在通孔结构中的二个相邻的信号路径之间，该通孔系在印刷电路板中将集成电路电连接到信号路径所需的结构。此串音反过来增加抖动，使时序降级，并最终降低了电路的最大工作速度(性能)。本揭示提出了使用微电镀、微钻孔和微加工方法的结构，该结构借由放置一金属屏障而隔绝相邻的信号，该金属屏障系将耦合电流分流到接地。该微钻孔方法还降低了在一个特定信号路由的相邻信号路径的长度以及受控制的深度钻孔串行。

    製備殼體以接收用於嵌入式元件印刷電路板之元件的結構和方法
    28.
    发明专利
    製備殼體以接收用於嵌入式元件印刷電路板之元件的結構和方法 审中-公开
    制备壳体以接收用于嵌入式组件印刷电路板之组件的结构和方法

    公开(公告)号：TW201545614A

    公开(公告)日：2015-12-01

    申请号：TW104113653

    申请日：2015-04-29

    Applicant: R&D電路公司 ,  R&D CIRCUITS INC.

    Inventor： 圖普塞瑪 德哈南嘉亞 ,  TURPUSEEMA, DHANANJAYA ,  羅素 詹姆士V ,  RUSSELL, JAMES V. ,  瓦維克 湯瑪斯P ,  WARWICK, THOMAS P. ,  史密斯 湯瑪斯 ,  SMITH, THOMAS

    IPC: H05K1/18 ,  H05K3/32

    CPC classification number: H05K1/188 ,  H05K1/144 ,  H05K1/183 ,  H05K1/186 ,  H05K3/0026 ,  H05K3/0094 ,  H05K3/321 ,  H05K3/366 ,  H05K3/4655 ,  H05K3/4679 ,  H05K2201/032 ,  H05K2201/0355 ,  H05K2201/042 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/09545 ,  H05K2201/09572 ,  H05K2203/0485 ,  H05K2203/063 ,  H05K2203/11 ,  Y10T29/49128 ,  Y10T29/4914

    Abstract: 本發明提供一種方法以及位於印刷電路板內部的電氣互連結構，以達在可以和嵌入式元件(例如，電容器或電阻器)佔用相同垂直空間的嵌入式元件終端、訊號線路、及/或電力/地端平面之間創造可靠、高效能連接方法的目的。本發明經由該些嵌入式元件結構的製造過程進一步方便組裝且提高可靠度。於其中一種結構中，多個經挖空、鑽鑿、電鍍的通孔利用永久性且高導電性的附接材料將該印刷電路板裡面的線路或平面連接至該嵌入式元件的該些電氣終端。於另一種結構中，該線路或平面藉由選擇性側壁電鍍層來連接，該選擇性側壁電鍍層圍繞該元件的該電氣終端。此結構同樣利用永久性且高導電性的附接材料將該元件終端電氣連接至該經電鍍的側壁，並且於一最終的實施例中，該些終端經由貫穿z軸中的一通孔的導電附接材料被連接至一導電焊墊。

    Abstract in simplified Chinese: 本发明提供一种方法以及位于印刷电路板内部的电气互链接构，以达在可以和嵌入式组件(例如，电容器或电阻器)占用相同垂直空间的嵌入式组件终端、信号线路、及/或电力/地端平面之间创造可靠、高性能连接方法的目的。本发明经由该些嵌入式组件结构的制造过程进一步方便组装且提高可靠度。于其中一种结构中，多个经挖空、钻凿、电镀的通孔利用永久性且高导电性的附接材料将该印刷电路板里面的线路或平面连接至该嵌入式组件的该些电气终端。于另一种结构中，该线路或平面借由选择性侧壁电镀层来连接，该选择性侧壁电镀层围绕该组件的该电气终端。此结构同样利用永久性且高导电性的附接材料将该组件终端电气连接至该经电镀的侧壁，并且于一最终的实施例中，该些终端经由贯穿z轴中的一通孔的导电附接材料被连接至一导电焊垫。

Patent Agency Ranking