公开(公告)号：KR1020090132801A

公开(公告)日：2009-12-31

申请号：KR1020080058959

申请日：2008-06-23

Applicant: 삼성전자주식회사

Inventor： 차태호 ,  정성희 ,  백종민 ,  박재화 ,  최길현 ,  김병희 ,  이병학 ,  박희숙

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/4933 ,  H01L21/28061 ,  H01L27/10873

Abstract: PURPOSE: A gate structure, a forming method thereof, and a semiconductor device including the same are provided to prevent the increase of the sheet resistance of a metal film by forming a nitrification prevention film between a metal film and a nitrification film mask. CONSTITUTION: A gate insulation film(105) is formed on a substrate(100). A polysilicon film(110) is formed on the gate insulation film. A metal film(120) is formed on the polysilicon film. The metal silicide nitrification film is formed on the metal film. The metal silicide nitrification film includes one of tungsten, tantalum, titanium, cobalt, molybdenum, hafnium, ad nickel. The thickness of the metal silicide nitrification film is 5 to 100 angstrom.

Abstract translation: 目的：提供一种栅极结构及其形成方法和包括该栅极结构的半导体器件，以通过在金属膜和硝化膜掩模之间形成防硝化膜来防止金属膜的薄层电阻增加。 构成：在基板（100）上形成栅极绝缘膜（105）。 在栅极绝缘膜上形成多晶硅膜（110）。 在多晶硅膜上形成金属膜（120）。 金属硅化物硝化膜形成在金属膜上。 金属硅化物硝化膜包括钨，钽，钛，钴，钼，铪，镍中的一种。 金属硅化物硝化膜的厚度为5〜100埃。

公开(公告)号：KR102154112B1

公开(公告)日：2020-09-09

申请号：KR1020130091685

申请日：2013-08-01

Applicant: 삼성전자주식회사

Inventor： 라상호 ,  백종민 ,  유우경 ,  안상훈 ,  이내인

IPC: H01L21/31 ,  H01L21/3213 ,  H01L21/28

公开(公告)号：KR102092863B1

公开(公告)日：2020-03-24

申请号：KR1020130167196

申请日：2013-12-30

Applicant: 삼성전자주식회사

Inventor： 백종민 ,  라상호 ,  안상훈 ,  유우경 ,  이내인

IPC: H01L21/28

公开(公告)号：KR1020170070924A

公开(公告)日：2017-06-23

申请号：KR1020150178376

申请日：2015-12-14

Applicant: 삼성전자주식회사

Inventor： 응우옌,빗하 ,  유우경 ,  이노우에,나오야 ,  이학선 ,  조병권 ,  한송이 ,  백종민 ,  강지원 ,  김병희 ,  박영주 ,  안상훈 ,  윤지원 ,  이내인 ,  조영우

IPC: H01L21/768 ,  H01L21/762 ,  H01L29/772 ,  H01L29/66

CPC classification number: H01L23/53295 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53266

Abstract: 본발명은반도체소자및 이의제조방법에관한것으로, 보다상세하게는기판상의제1 절연막을포함하는층간절연막; 및상기제1 절연막내에배치된복수개의배선들을포함한다. 상기층간절연막은, 제1 영역및 에어갭이배치된제2 영역을갖고, 상기에어갭은, 상기제2 영역내의한 쌍의상기배선들사이에정의되며, 상기제1 영역의상기제1 절연막의상면은, 상기제1 영역내의적어도하나의상기배선들의상면보다더 낮다.

Abstract translation: 本发明涉及一种半导体器件及其制造方法，并且更具体地涉及一种半导体器件，该半导体器件包括：在衬底上的包括第一绝缘膜的层间绝缘膜; 以及布置在第一绝缘膜中的多个布线。 其中，层间绝缘膜具有第一区域和第二区域，在该第一区域和第二区域中设置有气隙，并且气隙限定在第二区域中的一对互连之间， 轮廓表面低于第一区域中的至少一个配线的上表面。

公开(公告)号：KR1020160122364A

公开(公告)日：2016-10-24

申请号：KR1020150052108

申请日：2015-04-14

Applicant: 삼성전자주식회사

Inventor： 백종민 ,  안상훈 ,  유우경 ,  김병희 ,  박영주 ,  이내인 ,  정경민

IPC: H01L21/768

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823475

Abstract: 반도체장치는기판상에순차적으로적층된적어도하나이상의제1 저유전막을포함하는제1 저유전막구조물, 기판의적어도일부및 제1 저유전막구조물을관통하는관통전극구조물, 및제1 저유전막구조물내에관통전극구조물과이격되도록형성되어관통전극구조물의측벽을둘러싸는제1 차단막패턴구조물을포함한다.

Abstract translation: 半导体器件包括彼此间隔开的多个布线结构和绝缘夹层结构。 每个布线结构包括金属图案和覆盖金属图案的顶表面的侧壁，底表面和边缘部分并且不覆盖金属图案的顶表面的中心部分的阻挡图案。 绝缘层间结构包含其中的布线结构，并且在布线结构之间具有气隙。

公开(公告)号：KR1020160089146A

公开(公告)日：2016-07-27

申请号：KR1020150008714

申请日：2015-01-19

Applicant: 삼성전자주식회사

Inventor： 임태진 ,  유우경 ,  백종민 ,  안상훈 ,  어스진다토마스 ,  전기영

IPC: H01L21/768 ,  H01L21/3213

CPC classification number: H01L23/53295 ,  H01L21/76814 ,  H01L21/7682 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76849 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L21/76838 ,  H01L21/3213 ,  H01L21/7685

Abstract: 반도체장치및 이의제조방법이제공된다. 상기반도체장치는제1 및제2 영역을포함하고, 저유전율을가지는다공성의제1 층간절연막, 상기제1 영역에서상기제1 층간절연막상에형성되는제2 층간절연막, 상기제2 층간절연막내에서로이격되어형성되는복수의제1 도전패턴들, 상기제2 영역에서상기제1 층간절연막내에형성되는적어도하나의제2 도전패턴및 상기복수의제1 도전패턴들의측면에배치되는에어갭을포함한다.

Abstract translation: 提供一种半导体器件及其制造方法。 半导体器件包括多孔第一层间绝缘层，其包括第一区域和第二区域，并且具有低介电常数; 第二层间绝缘层，其形成在所述第一区域中的所述第一层间绝缘层上; 在所述第二层间绝缘层中彼此分离的多个第一导电图案; 在所述第二区域中形成在所述第一层间绝缘层中的至少一个第二导电图案; 以及布置在第一导电图案的侧表面上的气隙。 因此，可以减少导线之间的绝缘层的介电常数。

公开(公告)号：KR1020150116518A

公开(公告)日：2015-10-16

申请号：KR1020140041160

申请日：2014-04-07

Applicant: 삼성전자주식회사

Inventor： 라상호 ,  백종민 ,  유우경 ,  안상훈 ,  이내인

IPC: H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/764 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/7682 ,  H01L21/76837 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5222 ,  H01L23/528 ,  H01L23/53223 ,  H01L23/53266 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/00 ,  H01L2924/0002

Abstract: 본발명은반도체장치및 이의제조방법을제공한다. 이반도체장치에서는에어갭 영역의바로위와바로아래에는다른에어갭 영역이존재하지않아기계적특성이향상될수 있다.

Abstract translation: 本发明提供一种半导体器件及其制造方法。 在半导体器件中，可以提高机械性能，因为在气隙区域上和下方不存在另一气隙区域。 半导体器件包括：第一布线层，包括布置在基板上并沿第一方向延伸的第一布线; 第二布线层，包括通过与第一布线层上的第一布线重叠布置的第二布线; 以及布置在第一布线和第二布线中的任何一个上的第一气隙区域，并且不布置在另一个上。

公开(公告)号：KR1020150116516A

公开(公告)日：2015-10-16

申请号：KR1020140041157

申请日：2014-04-07

Applicant: 삼성전자주식회사

Inventor： 유우경 ,  안상훈 ,  라상호 ,  백종민 ,  이내인

IPC: H01L21/768 ,  H01L21/31

CPC classification number: H01L21/7682 ,  H01L21/76816 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76837 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/485 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본발명은반도체장치및 이의제조방법을제공한다. 이장치에서는다양한간격의배선들사이에에어갭영역이존재한다.

Abstract translation: 本发明提供一种半导体器件及其制造方法。 在设备中以不同间隔的布线之间存在气隙区域。 半导体器件包括：衬底，其包括第一区域和第二区域; 以第一间隔布置在基板的第一区域上的第一导电图案; 第二导电图案以比第一间隔宽的第二间隔布置在衬底的第二区域上; 以及介于所述第二导电图案之间的层间绝缘膜，并且具有至少一个具有对应于所述第一间隔的尺寸的宽度的凹部区域。

公开(公告)号：KR1020150081620A

公开(公告)日：2015-07-15

申请号：KR1020140001297

申请日：2014-01-06

Applicant: 삼성전자주식회사

Inventor： 유우경 ,  라상호 ,  백종민 ,  안상훈 ,  이내인

IPC: H01L21/28

CPC classification number: H01L21/7682 ,  H01L21/3065 ,  H01L21/764 ,  H01L21/76826 ,  H01L21/76849 ,  H01L21/76877

Abstract: 배선구조물형성방법에있어서, 기판상에층간절연막을형성한다. 층간절연막상에희생막을형성한다. 희생막을부분적으로제거하여복수의개구부들을형성한다. 개구부들을채우는배선패턴들을형성한다. 희생막을플라즈마처리공정에의해변성희생막으로변환시킨다. 변성희생막을습식식각공정에의해제거한다. 층간절연막상에배선패턴들을커버하며, 인접하는배선패턴들사이에서에어갭을포함하는절연막을형성한다. 플라즈마처리공정및 습식식각공정을통해희생막을균일하게제거함으로써배선배턴들사이에균일한에어갭을형성할수 있다.

Abstract translation: 根据本发明的形成布线结构的方法包括：在基板上形成层间绝缘层; 在层间绝缘层上形成牺牲层; 通过部分去除牺牲层形成多个入口; 形成布线图案以填充入口; 通过等离子体处理工艺将牺牲层转化为变性牺牲层; 通过湿蚀刻工艺去除变性牺牲层; 覆盖层间绝缘层上的布线图案; 以及在相邻布线图案之间形成包括气隙的绝缘层。 因此，通过等离子体处理工艺和湿蚀刻工艺同样去除牺牲层，可以在布线图案之间形成恒定的气隙。

公开(公告)号：KR1020090101592A

公开(公告)日：2009-09-29

申请号：KR1020080026819

申请日：2008-03-24

Applicant: 삼성전자주식회사

Inventor： 박재화 ,  최길현 ,  박희숙 ,  백종민

IPC: H01L21/316 ,  H01L29/78

CPC classification number: H01L21/28185 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02252 ,  H01L21/28247 ,  H01L21/28273 ,  H01L21/31654 ,  H01L21/32105 ,  H01L29/6659 ,  H01L29/7833

Abstract: PURPOSE: A method for forming an oxide layer and a method for forming a gate using the same are provided to improve a characteristic of a silicon oxide layer by reducing a trap site in an interface between a silicon oxide layer and the silicon. CONSTITUTION: The gas with oxygen and the hydrogen are used on a layer including the silicon. An oxide layer is selectively formed on the layer including the silicon by a plasma process by adding helium to reduce the flow rate of the hydrogen below 50% of the whole flow rate. A conductive layer including a gate oxide layer, a polysilicon layer, and the metal is stacked on a substrate(200). A gate oxide layer pattern(202a), a polysilicon layer pattern, and a conductive layer pattern(206a) are formed by successively patterning the conductive layer, the polysilicon layer, and the gate oxide layer.

Abstract translation: 目的：提供一种形成氧化物层的方法和使用其形成栅极的方法，以通过减少硅氧化物层和硅之间的界面中的陷阱位置来改善氧化硅层的特性。 构成：含有氧和氢的气体用于包括硅的层。 通过加入氦气通过等离子体工艺在包含硅的层上选择性地形成氧化物层，以将氢的流量降低到全部流速的50％以下。 在衬底（200）上堆叠包括栅氧化层，多晶硅层和金属的导电层。 通过对导电层，多晶硅层和栅极氧化物层进行连续构图，形成栅极氧化物层图案（202a），多晶硅层图案和导电层图案（206a）。