-
公开(公告)号：KR1019960019794A
公开(公告)日：1996-06-17
申请号：KR1019940031734
申请日：1994-11-29
Abstract: 규소게르마늄 에피택시층의 두께 및 품위를 이상적으로 한 후 쌍극자 트랜지스터의 소자격리를 하는 본 발명은 먼저 산화막이 없는 n
- 컬렉터 에피 위에 규소게르마늄 베이스에피택시층을 성장하여 에피택시층의 두께를 웨이피내에서 균일하게 하고 에피택시층의 품위를 이상적으로 한다. 이어, 상기 규소게르마늄 에피택시층 위에 화학증착법(Chemical Vapor Deposition)을 사용하여 산화막, 질화막 및 다결정규소막을 연속적으로 증착한다. 이어, 트렌치 격리마스크를 사용하여 소자격리를 위한 트렌치 식각(trench etching)공정을 한다. 이 공정에서, 트렌치형상(trench pattern) 측면에 놓여 있는 필드영역(field area)이 노출되어 소자간의 완전한 격리가 않되는 것을 방지하기 위하여 트렌치형상 정의시 동시에 기둥형상의 구조물이 트렌치형상 측벽에 형상되도록 하여 소자간의 격리를 이루도록 한다. 또한 소자간의 격리를 위하여 절연막을 도포시 스텝 커버리지(step coverage)를 양호하게 하여 평탄한 구조를 이루도록 한다. 이어, 기계화학적 연마방법을 사용하여 평탄한 구조의 소자격리구조를 제작한다.-
公开(公告)号：KR1019960019609A
公开(公告)日：1996-06-17
申请号：KR1019940030616
申请日：1994-11-21
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
Abstract: 본 발명은 반도체 제조공정에 있어서 초고집적회로(ULSI)에 사용되는 MOSFET의 게이트절연막을 형성하는 방법에 관한 것으로, 특히 종래의 방법에 비해 낮은 온도와 짧은 시간에 게이트절연막을 형성시켜 짧은-채널효과(short-channel effect)를 줄이고, 성장된 절연막과 기판의 계면에 소정의 불순물을 주입시켜 절연막의 신뢰성을 개선시킬 수 있는 게이트절연막의 형성방법에 관한 것이다.
본 발명은 고압의 산소 분위기에서 열전기로 또는 급속 열처리장치를 이용하여 산화막을 성장시키고 성장된 산화막을 상압 또는 고압의 N
2 O 분위기에서 열처리 공정을 수행함으로써, 게이트절연막의 신뢰성을 최대로 확보하면서 공정온도를 낮추고 공정시간을 단축시키는 것이다.
또한, 게이트절연막과 기판과의 계면에 질소를 효과적으로 주입하여 p
+ 다결정실리콘에 의한 게이트 형성시 불순물인 붕소가 채널영역으로 주입되는 것을 억제시킨다.-
公开(公告)号：KR1019960000382B1
公开(公告)日：1996-01-05
申请号：KR1019920025012
申请日：1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/70
Abstract: forming the first conduction type InGaAs layer(6), the first conduction type InGaAs layer(5), the second conduction type InGaAs layer(4), AlAs layer with width of fifty to seventy angstrom on the first conduction type In substrate(7) in the usual order; forming an emitter electrode(8) on top of the InGaAs layer(1); etching from the emitter electrode to InAlAs layer(2) by exposing the AlAs layer(3); etching the exposed part of AlAs layer(3) by exposing the InGaAs layer(4);; forming a collector electrode on the exposed InGaAs layer(5); and etching from the collector electrode to the InGaAs layer(6) by exposing the substrate.
Abstract translation: 在第一导电型In衬底（7）上形成宽度为五十到七十埃的第一导电型InGaAs层（6），第一导电型InGaAs层（5），第二导电型InGaAs层（4），AlAs层， 按照通常的顺序; 在所述InGaAs层（1）的顶部上形成发射极（8）; 通过暴露AlAs层（3）从发射极蚀刻到InAlAs层（2）; 通过暴露InGaAs层（4）来蚀刻AlAs层（3）的暴露部分; 在所述暴露的InGaAs层（5）上形成集电极; 以及通过使基板曝光从集电极到InGaAs层（6）的蚀刻。
-
-
公开(公告)号：KR100082489B1
公开(公告)日：1995-02-17
申请号：KR1019910024511
申请日：1991-12-26
Applicant: 한국전자통신연구원
IPC: H01L29/772 , H01L29/778
-
Patent Agency Ranking
公开(公告)号：KR1019940016713A
公开(公告)日：1994-07-23
申请号：KR1019920026629
申请日：1992-12-30
Applicant: 한국전자통신연구원
IPC: H01L41/27
Abstract: 본 발명은 n
_ 실리콘기판(1)상에 열산화막(8)이 형성된 제 1 기판과 p
++ 실리콘기판(10)상에 p
_ 에피층(7)이 형성된 제 2 기판을 상호접합하되 상기 p
_ 에피층(7)과 상기 열산화막(8)이 접합되게 하는 단계와, 상기 p
++ 실리콘기판(10)을 식각하여 형성된 제 2 기판과 실리콘(1a) 상부표면에 압저항(2)과 유전체분리용산화막(9)이 형성된 제 4 기판을 상호접합시키되 상기 p
_ 에피층(7)과 상기 유전체분리용산화막(9)이 접합되게 하는 단계와, 제 1 규소막(13)을 마스크로서 사용하여 상기 실리콘기판(1a)을 식각하는 단계와, 상기 압저항(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(13a)을 순차로 형성하고 상기 규소막(13,13a)의 다이어프램패턴을 형성하는 단계와, 습식이방성식각에 의해 기 n
_ 실리콘기판(1)을 식각하여 박막실리콘다이어프램(3)을 형성하는 단계를 포함하는 것이다.-
公开(公告)号：KR1019940016617A
公开(公告)日：1994-07-23
申请号：KR1019920023355
申请日：1992-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 갈륨비소를 기판으로 사용하는 각종 화합물 반도체 소자의 제조방법에 관한 것으로서, 화합물 반도체 기판(1)을 준비하는 공정과, 상기 반도체 기판(1)상에 유전체 박막(2)을 형성하는 공정과, 상기 유전체 박막(2) 상에 도포 및 감광막(3)을 식각하여 역메사 패턴의 식각된 부분을 갖는 공정과, 상기 역메사 패턴에 의해 노출된 상기 유전체 박막(2)을 상기 기판(1)에 대해 소정 각도로 경사되게 식각하는 공정과, 전자빔 가열방식을 이용하여 상기 식각공정과는 반대되는 방향의 경사각으로 상기 감광막(3)상에 게이트 금속(6)을 형성하되, 상기 역메사 패턴에 있어서 노출된 기판(1) 상에 역메사 구조의 게이트(7)가 형성하는 공정과, 게이트 금속(6)과 감광막(3) 및 유전체 박막(2)을 차례로 식각하여 상기 기판(1)에 형성된 역메사 구조의 게이트(7)만 남 게 하는 공정과, 상기 기판(1) 상에 도포된 소정 패턴의 감광막(3a)에 의해 오믹금속(8)을 형성하는 소스전극(9)과 드레인 전극(10) 및 게이트 전극을 형성하는 공정을 포함한다.
-
-
公开(公告)号：KR1019920001913B1
公开(公告)日：1992-03-06
申请号：KR1019890011894
申请日：1989-08-21
Applicant: 한국전자통신연구원
Abstract: A method for manufacturing a semoconductor using a pattern layer comprises (A) coating a first polyimde layer on the first metal layer formed on the semiconductor substrate to make metal layer joining hole vacant, (B) depositing a metal layer on the first metal layer and the first polyimde layer, (C) coating a second polyimide layer on the above metal layer, and (D) etching back up to the metal layer of the metal layer joining hole to let the joining hole be buried in the joining hole.
Abstract translation: 使用图案层制造半导体的方法包括：（A）在形成于半导体衬底上的第一金属层上涂覆第一聚酰亚胺层以使金属层接合孔空白，（B）在第一金属层上沉积金属层，以及 第一聚酰亚胺层，（C）在上述金属层上涂布第二聚酰亚胺层，（D）回蚀刻到金属层接合孔的金属层，使接合孔埋入接合孔中。
-
公开(公告)号：KR1019920001912B1
公开(公告)日：1992-03-06
申请号：KR1019890011893
申请日：1989-08-21
Applicant: 한국전자통신연구원
Abstract: A method for manufacturing a semiconductor using an oxide film and a polyimide comprises (A) depositing and coating a first oxide film and a first polyimide layer on the first metal layer formed on the semiconductor substrate, (B) forming a metal layer joining hole into hollow space, (C) depositing a metal layer on the first oxid film nd polyimide layer, (D) depositing and coating a second oxide film and a second polyimide layer on the surfaces of metal layers, and (E) etching back up to the metal layer of the metal layer joining hole to form a second metal layer by filling up the joining hole with the etched metal layer.
Abstract translation: 使用氧化膜和聚酰亚胺制造半导体的方法包括：（A）在形成在半导体衬底上的第一金属层上沉积和涂覆第一氧化膜和第一聚酰亚胺层，（B）形成金属层接合孔 （C）在第一氧化膜nd聚酰亚胺层上沉积金属层，（D）在金属层的表面上沉积和涂覆第二氧化物膜和第二聚酰亚胺层，（E）回蚀刻到 金属层接合孔的金属层，以通过用蚀刻的金属层填充接合孔来形成第二金属层。
-
-
-
-
-
-
-
-
-
Search Results
240
records
(took 0.022 seconds)
