公开(公告)号：KR100150571B1

公开(公告)日：1998-12-15

申请号：KR1019950050527

申请日：1995-12-15

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이종람 ,  편광의

IPC: H03K17/00

Abstract: 본 발명은 N형 트랜지스터만으로 의사적인 푸쉬풀 형태의 구동회로를 구현함으로써 종래의 DCFL 구동회로에 비해 적은 DC 전력이 소모될 수 있도록 한 갈륨비소 전계효과 트랜지스터를 이용한 디지털 IC에서의 구동회로에 관한 것으로, 자신의 드레인단이 전원전압에 연결된 DFET와, 상기 DEFT의 게이트단과 소오스단이 자신의 드레인단에 연결되고, 입력신호가 게이트단에 입력되는 EFET와, 상기 EFET의 드레인단에 연결되어 상기 DEFT와 EFET의 동작에 따라 전하를 축적 및 방출하는 커패시티브 부하로 구성된 DCFL 구동회로에 있어서, 상기 DFET 게이트단이 그 자신의 드레인단에 연결되고, 상기 EFET의 게이트단이 그 자신의 게이트단에 연결되며, 그 자신의 소오스단이 접지단에 연결되는 EFET와; 상기 DEFT의 게이트단과 소오스단 사이에 삽입되는 저항을 포함하여 구성된다.

公开(公告)号：KR1019980028554A

公开(公告)日：1998-07-15

申请号：KR1019960047659

申请日：1996-10-23

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이재진 ,  편광의

IPC: H01L23/28

Abstract: 본 발명은 초고주파 모노리식 집적 회로의 실장에 사용되는 패키기 접지단 패들의 기생 성분을 나타내는 등가 회로에 관한 것으로, 각각의 단자로부터 출력되는 임피던스 성분을 하나의 공통 임피던스 성분으로 하고, 이 공통 임피던스를 접지 하도록 한 등가 회로 구조를 도입함으로써, 다운 본딩되는 금선의 수에 따라 기생성분의 표현을 쉽게 확장할 수 있는 패키지 접지단 패들의 근사적인 등가 회로에 관한 것이다.

公开(公告)号：KR1019970055422A

公开(公告)日：1997-07-31

申请号：KR1019950050527

申请日：1995-12-15

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이종람 ,  편광의

IPC: H03K17/00

Abstract: 본 발명은 N형 트랜지스터만으로 의사적인 푸쉬풀 형태의 구동회로를 구현함으로써 종래의 DCFL 구동회로에 비해 적은 DC 전력이 소모될 수 있도록 한 갈륨비소 전계효과 트랜지스터를 이용한 디지털 IC에서의 구동회로에 관한 것으로, 자신의 드레인단이 전원전압에 연결된 DFET와, 상기 DEFT의 게이트단과 소오스단이 자신의 드레인단에 연결되고, 입력신호가 게이트단에 입력되는 EFET와, 상기 EFET의 드레인단에 연결되어 상기 DEFT와 EFET의 동작에 따라 전하를 축적 및 방출하는 커패시티브 부하로 구성된 DCFL 구동회로에 있어서, 상기 DFET 게이트단이 그 자신의 드레인단에 연결되고, 상기 EFET의 게이트단이 그 자신의 게이트단에 연결되며, 그 자신의 소오스단이 접지단에 연결되는 EFET와; 상기 DEFT의 게이트단과 소오스단 사이에 삽입되는 저항을 포함하여 구성된다.

公开(公告)号：KR1019960027332A

公开(公告)日：1996-07-22

申请号：KR1019940033883

申请日：1994-12-13

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  황인갑 ,  이창석 ,  박형무

IPC: H03K19/01

Abstract: 본 발명은 양의 전원 전압만이 공급되는 초고주파 모노리식 집적회로에서 양의 전압으로 동작하는 것이 가능한 공핍형 MOSFET 스위치 회로를 제공한다.
본 발명은 게이트로 입력신호가 입력되고, 드레인으로 출력신호가 출력되는 공핍형 제1MOSFET(201)와; 소오스가 제1MOSFET(201)의 소오스에 연결되고, 드레인이 양의 전원(V
dd )에 연결되며, 게이트가 단속 조절용 전원(V
c )에 연결되는 제2MOSFET(203)와; 드레인이 제1 및 제2MOSFET(201, 203)의 소오스들에 연결되고, 소오스 및 게이트가 접지에 각각 연결되며, 그리고 정전류원으로서 작용하는 제3MOS-FET(205)를 포함한다.

公开(公告)号：KR1019960025269A

公开(公告)日：1996-07-20

申请号：KR1019940033479

申请日：1994-12-09

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김민건 ,  황인갑 ,  이창석 ,  박형무

IPC: G08C19/00

Abstract: 본 발명은 소스혼합기 회로에 관한 것으로 특히, GaAs기술을 이용한 제 1 트랜지스터(MESFET)(305)로 이루어진 소스 혼합기본체와, 상기 제 1 트랜지스터(305)와 동일한 특성을 가지며 케스케이드로 연결된 소스 공통의 제 2 트랜지스터(306)로이루어진 중간주파수 증폭기와, 상기 트랜지스터들과 동일 특성을 가지며 출력단이 소스혼합 기본체의 소스로 입력되는제 3 트랜지스터(307)와, 상기 제 1∼3 트랜지스터(305∼307)의 직류전압은 자기 바이어스(311, 321, 331)로 되어 있고게이트(310, 347, 330)는 직류적으로 접지로 접속되며, RF와 중간주파수 증폭단은 드레인 전압부가용 저항(313, 323)을사용하고, 상기 발진자증폭기의 드레인 전압부가용으로는 인덕터(333)를 사용하는 것을 특징으로 하는 수신단용 UHF 밴드초고주파 모노리식 소스혼합기 회로를 제공하여 입력주파 가 UHF 밴드이며 출력중간 주파수가 VHF의 낮은 주파수대역일때 수신단 혼합기를 소스혼합기 형태로 쓰는 경우에 발진자 버퍼회로 출력단의 정합을 소스혼합기의 소스단에서의 중간주파수에 대하여 쇼트회로로 설계함으로써 모노리식 회로의 면적이 변하지 않고도 이득을 극대화시킬 수 있으므로 적은 발진자 전력으로도 변환이득을 얻을 수 있는 저소비전력형 회로를 제공할 수 있는 효과가 있다.

公开(公告)号：KR1020010064258A

公开(公告)日：2001-07-09

申请号：KR1019990062408

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  유현규 ,  김천수 ,  박민 ,  김성도 ,  박문양 ,  한선호 ,  윤용식

IPC: H01F5/00

Abstract: PURPOSE: A high performance active inductor is provided to be used at a low voltage, and attain impedance of an output port higher than when being used an inductor or a resistance as a load of an output port. CONSTITUTION: A condenser(C31) is connected to a gate and a source of an NMOS(m31) in parallel. A resistor(R31) is ground connected with Vdd on the gate of the NMOS(M31). A high performance active inductor is activated with a simple load without requiring an additional circuit. The active inductor supplies a DC necessary for an amplifying termination, such that any additional circuit, for example, a current source, is not needed. A higher impedance is ensured than a case when a resistor is used as a load through an optimization process.

Abstract translation: 目的：提供一种低电压使用的高性能有源电感器，其输出端口的阻抗高于使用电感器或电阻作为输出端口负载时的阻抗。 构成：电容器（C31）并联连接到NMOS（m31）的栅极和源极。 电阻（R31）与NMOS（M31）的栅极上的Vdd接地。 高性能有源电感器通过简单的负载被激活，而不需要额外的电路。 有源电感器提供放大终端所需的DC，使得不需要任何附加电路，例如电流源。 比通过优化过程使用电阻作为负载的情况下，确保更高的阻抗。

公开(公告)号：KR1020010058230A

公开(公告)日：2001-07-05

申请号：KR1019990062446

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  유현규 ,  김충환 ,  김천수 ,  박민

IPC: H03L7/00

Abstract: PURPOSE: A frequency synthesizer available to high speed operation is provided to respond to input phase difference rapidly by making narrow distance of time and space based on the past oscillator output frequency. CONSTITUTION: A phase comparison device(10) generates phase difference signal after comparing basis signal and comparative signal. A charge pump(20) generates a voltage signal which has DC component including pulse signal based on the phase difference signal from the phase comparison device(10). A low pass filter(30) makes smooth voltage signal supplied from the charge pump(20) and generates control voltage that high frequency is removed from. A voltage control oscillator(40) outputs output signal which frequency corresponds to value of control voltage. A division circuit(50) feedbacks output signal generated from the control voltage oscillator(40).

Abstract translation: 目的：提供可用于高速运行的频率合成器，以通过基于过去的振荡器输出频率进行窄距离的时间和空间来快速响应输入相位差。 构成：比较基准信号和比较信号之后，相位比较装置（10）产生相位差信号。 电荷泵（20）基于来自相位比较装置（10）的相位差信号产生具有包括脉冲信号的DC分量的电压信号。 低通滤波器（30）使得从电荷泵（20）提供的平滑电压信号产生高频率的控制电压。 电压控制振荡器（40）输出与控制电压值对应的频率的输出信号。 除法电路（50）反馈从控制电压振荡器（40）产生的输出信号。

公开(公告)号：KR100281647B1

公开(公告)日：2001-02-15

申请号：KR1019980052342

申请日：1998-12-01

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김천수 ,  유현규 ,  박민 ,  김대용

IPC: H04B1/40

Abstract: 본 발명은 CDMA 방식 전력증폭기회로에서의 선형성을 높이기 위한 회로에 관한 것으로서, 특히 능동소자 발룬을 이용한 소신호 선형성 향상을 위한 RF 집적회로에 관한 것이다. 본 발명은, 케스코우드 연결된 2개의 FET(M1, M2)와，각각의 FET에 대하여 직류 게이트 전압 VGG1과 VGG2로 이루어진 케스코우드 증폭기 FET M1의 드레인과 FET M2의 소오스단이 연결된 부분에 게이트가 공유되고, FET M2의 드레인과 드레인이 공유되는 왜곡 발생기로 사용되는 새로운 FET(M3)와, FET M3의 직류 게이트 전압 VGG3와 직류 전류/전압 절연을 위한 캐패시터(C1)로 구성된다. FET M1, M2는 보통의 케스코우드 증폭기에서 신호의 증폭을 위하여 정상 동작점에서 동작하도록 하고 부가된 FET(M3)의 게이트전압(VGG3)을 M1, M2의 동작전압 이하(V3-2 영역)에서 조절하여 추가되는 전력소모가 무시할 수 있는 정도이면서 입력된 신호가 비선형 능동 소자인 FET(M3)를 통과하여 생성된 3차 왜곡 신호를 FET(M2)의 드레인과 공통으로 묶어져서 이 3차 왜곡된 신호가 본래의 통신 신호가 M1, M2의 3차 비선형성에 의하여 생성된 3차 왜곡 신호와 상쇄되어 선형성이 개선된다.

公开(公告)号：KR100276085B1

公开(公告)日：2000-12-15

申请号：KR1019970070314

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  김충환 ,  김천수

IPC: H03F3/20

Abstract: PURPOSE: A power-efficient ultrahigh frequency CMOS(complementary metal oxide semiconductor) amplifier is provided to reduce RF(radio frequency) chip cost and to regulate amplifier efficiency by randomly the regulating bias voltage of active elements. CONSTITUTION: The source of a first amplifier is grounded via a first capacitor and its drain is connected to a power source via a first inductor and its gate is connected to the power source via a first resistor. The source of a second amplifier is grounded via a second inductor and its drain is connected to the gate of the fist amplifier via a second capacitor and its gate receives an input signal via a first matching unit. The source of a third amplifier is connected to the source of the first amplifier and its drain is connected to the drain of the second amplifier and its gate is connected to its own drain via a second resistor. A bias circuit is connected to the gate of the second amplifier via a third resistor. An output signal is output from the drain of the first amplifier via a second matching unit.

Abstract translation: 目的：提供功率高效的超高频CMOS（互补金属氧化物半导体）放大器，以减少RF（射频）芯片成本，并通过随机调节有源元件的调节偏置电压来调节放大器效率。 构成：第一放大器的源极通过第一电容器接地，其漏极经由第一电感器连接到电源，其栅极经由第一电阻器连接到电源。 第二放大器的源极通过第二电感器接地，其漏极经由第二电容器连接到第一放大器的栅极，并且其栅极经由第一匹配单元接收输入信号。 第三放大器的源极连接到第一放大器的源极，其漏极连接到第二放大器的漏极，并且其栅极经由第二电阻器连接到其自身的漏极。 偏置电路经由第三电阻器连接到第二放大器的栅极。 输出信号经由第二匹配单元从第一放大器的漏极输出。

公开(公告)号：KR1020000033517A

公开(公告)日：2000-06-15

申请号：KR1019980050413

申请日：1998-11-24

Applicant: 한국전자통신연구원

Inventor： 박민 ,  유현규 ,  김천수 ,  김충환 ,  김대용

IPC: H01L23/48

Abstract: PURPOSE: An integrated elements with a trench filled with air and a method for manufacturing the same are included to transfer signals through a wiring safely by minimizing the capacitive coupling. CONSTITUTION: A method for manufacturing the integrated elements with a trench filled with air include first and second steps. In the first step, a plurality of first trenches(57) are formed in a board(30) by way of a selective etching. In the second step, air is filled in the first trench by forming a first dielectric layer(33) in the structure after the first step is performed and by filling the opening of the first trench(57). The air filled inside of the first trench(57) is accumulated to form an air layer(31).

Abstract translation: 目的：包含填充空气的沟槽的集成元件及其制造方法被包括以通过最小化电容耦合来安全地传输信号通过布线。 构成：用填充有空气的沟槽制造集成元件的方法包括第一和第二步骤。 在第一步骤中，通过选择性蚀刻在板（30）中形成多个第一沟槽（57）。 在第二步骤中，通过在执行第一步骤之后在结构中形成第一介电层（33）并填充第一沟槽（57）的开口，将空气填充在第一沟槽中。 填充在第一沟槽（57）内部的空气被积聚形成空气层（31）。