-
公开(公告)号：KR1020020054113A
公开(公告)日：2002-07-06
申请号：KR1020000082809
申请日：2000-12-27
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A method for fabricating a semiconductor integrated device is provided to integrate a digital integrated circuit(IC), an analog IC and a radio frequency(RF) IC, by embodying an AlGaAs/GaAs heterojunction bipolar transistor(HBT) semiconductor integrated device for ultrahigh frequency telecommunication. CONSTITUTION: A base region is formed in a predetermined region of a semiconductor substrate(31). The first insulation layer is formed in a defined base region and on the entire substrate. An emitter region is formed in the first insulation layer in the base region. An emitter electrode is formed in the emitter region. A base electrode is formed on the base region. A collector region is formed in the first insulation layer to fabricate a collector electrode. A predetermined region of the emitter electrode and collector electrode is exposed to form the first metal interconnection. The second insulation layer planarized by the first metal interconnection process is formed. A contact hole is formed in the second insulation layer and a metal interconnection is deposited. The metal interconnection is lifted off to form the second metal interconnection connected to the first metal interconnection.
Abstract translation: 目的：提供一种用于制造半导体集成器件的方法，通过实施一种AlGaAs / GaAs异质结双极晶体管（HBT）半导体集成器件来集成数字集成电路（IC），模拟IC和射频（RF）IC） 超高频电信。 构成：在半导体衬底（31）的预定区域中形成基极区域。 第一绝缘层形成在限定的基底区域和整个基底上。 在基极区域的第一绝缘层中形成发射极区域。 发射极电极形成在发射极区域。 基极形成在基极区域上。 在第一绝缘层中形成集电极区域以制造集电极。 发射电极和集电极的预定区域被暴露以形成第一金属互连。 形成通过第一金属互连工艺平坦化的第二绝缘层。 在第二绝缘层中形成接触孔，并沉积金属互连。 金属互连被提起以形成连接到第一金属互连的第二金属互连。
-
公开(公告)号：KR1020000037693A
公开(公告)日：2000-07-05
申请号：KR1019980052342
申请日：1998-12-01
Applicant: 한국전자통신연구원
IPC: H04B1/40
CPC classification number: H03F1/223 , H03F1/3205 , H03F1/3223
Abstract: PURPOSE: An integrated radio frequency circuit for improving linear characteristics of a small signal using a balun of an active element is provided to improve the performance of an active element, by increasing the linear characteristics of the integrated circuit which operates in response to the small signal and medium power signal, while maintaining a small size, low power consumption and high efficiency of a terminal, using the difference between nonlinear characteristics and a gain according to a gate voltage of a FET transistor. CONSTITUTION: A signal amplifier(10) is driven by external gate voltages(VGG1,VGG2), and performs a cascade amplification at a normal operation point which is determined so as to make the third-order distortion signal intensive. A distortion signal generator(20) is driven by an external gate voltages(VGG3), and generates the third-order distortion signal, based on the nonlinear characteristics of the active element, in order to decrease the amplified the third-order distortion signal from the signal amplifier(10). An insulation part(30) is adapted for an insulation with the external gate voltages(VGG3) applied to the distortion signal generator(20).
Abstract translation: 目的：提供一种用于使用有源元件的平衡 - 不平衡转换器来改善小信号的线性特性的集成射频电路，通过增加响应于小信号而工作的集成电路的线性特性来提高有源元件的性能 和中等功率信号，同时使用根据FET晶体管的栅极电压的非线性特性和增益之间的差异来保持端子的小尺寸，低功耗和高效率。 构成：信号放大器（10）由外部栅极电压（VGG1，VGG2）驱动，并在确定为使三阶失真信号密集的正常工作点进行级联放大。 失真信号发生器（20）由外部栅极电压（VGG3）驱动，并且基于有源元件的非线性特性产生三阶失真信号，以便将放大的三阶失真信号从 信号放大器（10）。 绝缘部件（30）适于与施加到失真信号发生器（20）的外部栅极电压（VGG3）绝缘。
-
公开(公告)号：KR100243658B1
公开(公告)日：2000-02-01
申请号：KR1019960062617
申请日：1996-12-06
Applicant: 한국전자통신연구원
IPC: H01F17/00
CPC classification number: H01L28/10 , H01F2017/0046
Abstract: 무선주파수 집적회로(Radio Frequency Integrated Circuits) 설계에서 임피던스 정합을 위해 사용되는 인덕터 및 그 제조 방법에 관한 것으로서, 본 발명에 따라 제공되는 집적형 인덕터 소자에 있어서는, 인덕터 배선 주위에 전극을 추가 배치하고, 기판과 전극 사이에 역전압을 인가하므로써, 기판 내부에 공핍층을 형성한다. 따라서 기판 변환이 이루어져 인덕터 금속선과 기판사이의 기생 커패시턴스를 감소시킴으로써 향상된 성능을 가진 인덕터를 제조할 수 있다. 본 발명은 또한 금속배선 및 패드를 가진 다른 반도체 소자에도 적용될 수 있다.
-
公开(公告)号：KR1019990047343A
公开(公告)日：1999-07-05
申请号：KR1019970065704
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: 본 발명은 실리콘 모노리식 고주파 IC에 적용되는 나선형 인덕터를 제조함에 있어서 기판과 인덕터간의 기생저항과, 인덕터 자체의 저항을 줄일 수 있는 인덕터의 제조방법을 제공한다.
본 발명은 나선형의 형상을 가지는 인덕터의 저항을 감소시키기 위해 인덕터 형성용 금속층을 두껍게 형성하고, 금속층을 패터닝하기 위한 식각 마스크를 유전체막을 이용하여 형성하는 동시에, 기판상의 소자와 인덕터간의 기생용량을 감소시키기 위해 금속 배선을 다층으로 형성하였다.-
公开(公告)号：KR100194600B1
公开(公告)日：1999-06-15
申请号：KR1019950042598
申请日：1995-11-21
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 다층 금속배선 제조방법에 관한 것으로서, 종래기술의 초고집적(ULSI) 소자 제작에 있어서 완벽한 금속 스텝커버리지에 따른 일렉트로마이그레이션등의 문제점을 해결하기 위해 다수의 금속배선 형성에 있어서, 역상의 비아 홀이 형성된 기둥(Pillar)을 먼저 형성하고, 전도층을 나중에 형성한 후 평탄화를 수행하도록 하는 것을 특징으로 하는 다층 금속배선 제조방법을 제공함으로써 일렉트로마이그레이션등의 문제점을 해결하고 금속간 절연막의 두께 조절이 가능하여 기생 캐패시턴스를 줄일 수 있으며, 비아 저항을 감소시킬 수 있다는 특징이 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019990034146A
公开(公告)日：1999-05-15
申请号：KR1019970055644
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: 본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소� �� 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.
-
公开(公告)号：KR100133439B1
公开(公告)日：1998-04-23
申请号：KR1019940024348
申请日：1994-09-27
Applicant: 한국전자통신연구원
IPC: H01L21/205
Abstract: 본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(inter metal dielectric : IMD)의 형성공정 뿐만 아니라 가스를 분사시켜 박막을 형성하는 공정에 있어서 종래의 가스분산장치(이하 Shower-Head라 함)에 냉각장치 기능을 부착함으로써 절연막의 형성시 shower-head면에 증착되는 박막을 최대한 억제하고, 미립자(particle)의 발생을 감소시키며, 박막 형성에 따른 Shower-Head의 수명을 연장시켜줌으로써 반도체 제조공정 시간을 단축(troughput 향상)시켜 그 결과 실제 장비의 가동시간을 높이는 데 있다.
본 발명은 반도체 제조 공정에서 플라즈마 및 열에너지를 이용하여 가스의 분해에 의해 박막을 증착하는 가스분산장치(Shower-Head)를 구비한 반도체 제조장치에 있어서, 상기 가스분산장치에 불필요하게 증착되는 가스의 용이한 제거를 위하여, 증착시 상기 가스분산장치의 온도를 낮게 제어할 수 있는 냉각기능을 부가한 것을 특징으로 한다.-
-
公开(公告)号：KR100394275B1
公开(公告)日：2003-08-09
申请号：KR1019990029627
申请日：1999-07-21
Applicant: 한국전자통신연구원
IPC: H03F1/32
Abstract: PURPOSE: A differential amplifier circuit for RF signals for improvement of linearity of small signals is provided to improves linearity of the third-order intermodulation signal by using characteristic of an FET. CONSTITUTION: A differential amplifier circuit for RF signals for improvement of linearity of small signals includes a differential amplifier(10) for differential-amplifying an input signal at a normal operation point with an external DC gate voltage, a differential amplifier(20) for generating the third-order intermodulation signal, which non-linearly differential-amplifies the input signal with an external DC gate voltage to generate the third-order intermodulation signal, and an insulator(30) for differently applying the DC gate voltages supplied to the two differential amplifiers for insulation from a DC power supply.
Abstract translation: 目的：提供一种用于改善小信号线性的RF信号的差分放大器电路，以通过使用FET的特性来改善三阶互调信号的线性。 用于改善小信号线性的RF信号的差分放大器电路包括：差分放大器（10），用于利用外部DC门电压对正常工作点处的输入信号进行差分放大;差分放大器（20），用于产生 三阶互调信号，其用外部DC栅极电压对输入信号进行非线性差分放大以产生三阶互调信号;以及绝缘体（30），其用于不同地施加提供给两个差分 用于直流电源绝缘的放大器。
-
公开(公告)号：KR100281637B1
公开(公告)日：2001-03-02
申请号：KR1019970071622
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: 본 발명은 반도체 기판상에 집적형 인덕터를 제조함에 있어서 기판 변환 기술을 이용하여 인덕터 금속 배선과 기판사이의 기생 커패시턴스를 감소시킴으로써 인덕터의 성능을 개선함에 있다.
본 발명은 기판과 인덕터간의 기생용량을 감소시키기 위하여 인덕터가 형성되는 영역의 반도체 기판을 식각하여 트렌치를 형성하고, 트렌치내에 다공질 실리콘을 형성한 후, 다공질 실리콘층의 상측에 제 1 유전체층, 1차 금속배선, 제 2 유전체층과, 나선형 형상을 가지는 2차 금속배선을 형성하여 인덕터 소자를 제조한다. 또한 트렌치내 다공질 실리콘이 형성되는 하부에 전도성 도핑층을 형성하여 역전압 바이어스 인가시 기판의 손실을 최대한 억제하는 구조의 인덕터 소자를 제조한다.
본 발명은 임피던스 정합회로에 사용하는 인덕터의 성능을 개선시킬 수 있게되어 RF IC 설계를 보다 안정적이고 용이하게 한다. 또한 고주파의 미약한 신호들이 기판과의 간섭에 의해 방해를 받게되는 정도를 개선 시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.022 seconds)
