公开(公告)号：KR1019940016939A

公开(公告)日：1994-07-25

申请号：KR1019920025004

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 이경호 ,  양전욱 ,  최영규 ,  조경익

IPC: H01L29/772

Abstract: 본 발명은 갈륨비소 반도체의 표면에 절연막을 증착하고 채널부위에 절연막이 잔류하도록 패터닝과 에칭을 한 후 N
+ 영역을 형성하기 위한 조건의 이온주입을 전극접합영역과 절연막으로 보조된 채널부위에 일회 실시하여 N
+ 영역과 채널부위의 저농도 N 영역을 동시에 형성시키고 오옴전극과 리세스에칭(recess etching)된 영역에 게이트를 형성하는 금속반도체 전계효과 트랜지스터(Metal Semiconductor Field Effect Transistor : MESFET)의 제조방법.

公开(公告)号：KR1019940016688A

公开(公告)日：1994-07-23

申请号：KR1019920024316

申请日：1992-12-15

Applicant: 한국전자통신연구원

Inventor： 최영규 ,  양전욱 ,  조낙희 ,  최성우

IPC: H01L21/768

Abstract: 본 발명은 화합물 반도체 장치의 금속배선을 형성하는 방법에 관한 것으로, 반도체 기판상에 절연막과 노광막을 순차로 도포한 후 초벌구이에 의해 노광막을 건조시키고, 노광 및 현상에 의해 노광막의 패턴을 형성한 후 이를 마스크로서 사용하여 절연막에 홈을 형성하고, 금속을 증착하여 금속선을 형성하는 금속배선 형성방법에 있어서, 금속선 두께의 적어도 2배 이상의 두께로 노광막을 도포하는 것을 특징으로 한다.

公开(公告)号：KR1019930014873A

公开(公告)日：1993-07-23

申请号：KR1019910024262

申请日：1991-12-24

Applicant: 한국전자통신연구원

Inventor： 심규환 ,  양전욱 ,  조경익 ,  이용탁

IPC: H01L21/28

Abstract: 내용 없음

公开(公告)号：KR100061764B1

公开(公告)日：1993-05-03

申请号：KR1019890011895

申请日：1989-08-21

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  양전욱

IPC: H01L21/18

公开(公告)号：KR100054951B1

公开(公告)日：1992-09-28

申请号：KR1019880017987

申请日：1988-12-30

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최영규 ,  양전욱 ,  이진희 ,  이재신 ,  심규환

IPC: H01L21/00

公开(公告)号：KR100053541B1

公开(公告)日：1992-08-04

申请号：KR1019890011896

申请日：1989-08-21

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  심규환 ,  최영규 ,  이재신 ,  이진희 ,  박철순 ,  강진영

IPC: H01L21/66

公开(公告)号：KR1019910005417A

公开(公告)日：1991-03-30

申请号：KR1019890011896

申请日：1989-08-21

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  심규환 ,  최영규 ,  이재신 ,  이진희 ,  박철순 ,  강진영

IPC: H01L21/66

Abstract: 내용 없음.

公开(公告)号：KR100311740B1

公开(公告)日：2001-10-12

申请号：KR1019990054279

申请日：1999-12-01

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  양전욱 ,  곽명현 ,  문재경 ,  임종원 ,  이재진

IPC: H01L21/306

Abstract: 본발명은 III족질화물(Group III-nitrides)의식각방법에있어서기존의방법으로식각되지않는 p-형의기판을식각할수 있도록하고식각의효율을개선한에너지대구부러짐을이용한반도체의광전화학적식각방법에관한것이다. 본발명은 III족질화물의기판에저항성접촉을형성한뒤 역바어스전압을인가하여식각용액과접촉된반도체기판표면에홀(hole)의전위우물을형성하여파장이짧은빛의조사에의해생성된홀이기판의표면에축적되도록하므로써기판의산화에기여하도록하여식각효율을높인다. 따라서본 발명은 p-GaN 의식각을가능하게할 뿐아니라 n-GaN 의식각율을높일수 있으며, 역바이어스전압을변화시킴으로써식각속도를조절할수 있다.

公开(公告)号：KR100164082B1

公开(公告)日：1998-12-01

申请号：KR1019950040300

申请日：1995-11-08

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오응기 ,  박병선 ,  이진희 ,  윤형섭 ,  박철순

IPC: H01L29/772

Abstract: 본 발명은 도금을 이용하여 저저항금속을 중첩시키는 MESFET 게이트 금속 중첩방법에 관한 것이다.
본 발명은 MESFET에 게이트 금속이 드러나도록 절연박막으로 평탄화시키는 제1공정; 기저금속을 증착하는 제2공정; 포토레지스트로 게이트 영역을 정의하는 제3공정; 기저금속을 식각하고 포토레지스트를 열처리하고 도금하기 위한 영역을 분리하는 제4공정; 저저항금속을 도금하는 제 5공정; 포토레지스트를 제거하는 제6공정; 기저금속을 제거하는 제7공정을 포함한다.
E-beam을 이용하지 않고 T-형의 게이트와 배선금속을 형성하기 때문에 생산성을 향상시킬 수 있으며, 도금에 의해 배선금속이 만들어지기 때문에 리프트-오프에 의한 배선공정에 비해 생산원가를 줄일 수 있는 동시에 게이트의 형상이 대칭으로 형성되는 효과가 있다.

公开(公告)号：KR1019970054538A

公开(公告)日：1997-07-31

申请号：KR1019950052637

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  이진희 ,  윤형섭 ,  양전욱 ,  김기홍 ,  박철순

IPC: H01L29/812

Abstract: 본 발명은 T-형 게이트 형성방법에 관한 것으로서, 반도체 기판 상에 감광막을 도포하고 소정 부분이 중첩되도록 동일한 마스크를 이동시키면서 파장이 짧은 자외선으로 2번 노광시키고 현상하여 T-형의 개구를 형성하는 공정과, 상기 감광막에 실란 용액을 선택적으로 확산시켜 부피 팽창시키는 공정과, 상술한 구조의 전 표면에 금속을 증착하여 개구 내에 반도체 기판과 접촉되는 T-형의 게이트 전극을 형성하는 공정과, 상기 감광막을 제거하는 공정을 구비한다.
따라서, 해상력 한계 이하의 감광막 패턴을 형성할 수 있으며 재현성 및 균일도가 향상된다.