열전 소자 및 그 제조 방법
    21.
    发明公开
    열전 소자 및 그 제조 방법 失效
    热电装置及其制造方法

    公开(公告)号:KR1020110004242A

    公开(公告)日:2011-01-13

    申请号:KR1020090089114

    申请日:2009-09-21

    CPC classification number: H01L35/32 H01L35/20 H01L35/34

    Abstract: PURPOSE: A thermoelectric device and a method for manufacturing the same are provided to effectively separate a heat absorbing part and a heat emitting part by forming the thermoelectric device in a vertical type. CONSTITUTION: A first electrode(110) and a second electrode(150) are formed on a substrate(100). A first leg(111) comprises a first semiconductor pattern(116) and a first barrier pattern(126). A second leg(151) comprises a second semiconductor pattern and a second barrier pattern(166). A common electrode is formed on the first leg and the second leg. The thermal conductivity of the first barrier pattern is smaller than that of the first semiconductor pattern.

    Abstract translation: 目的:提供一种热电装置及其制造方法,通过以垂直方式形成热电装置来有效地分离吸热部和发热部。 构成:在基板(100)上形成第一电极(110)和第二电极(150)。 第一支腿(111)包括第一半导体图案(116)和第一阻挡图案(126)。 第二支腿(151)包括第二半导体图案和第二阻挡图案(166)。 公共电极形成在第一腿部和第二腿部上。 第一阻挡图案的导热率小于第一半导体图案的热导率。

    열전소자, 열전소자 모듈, 및 그 열전 소자의 형성 방법
    22.
    发明公开
    열전소자, 열전소자 모듈, 및 그 열전 소자의 형성 방법 有权
    热电装置,热电装置模块及其形成方法

    公开(公告)号:KR1020100059364A

    公开(公告)日:2010-06-04

    申请号:KR1020080118110

    申请日:2008-11-26

    CPC classification number: H01L35/32 H01L35/34

    Abstract: PURPOSE: A thermoelectric element, a thermoelectric element module and a formation method of the thermoelectric element are provided to reduce costs and mass-produce the thermoelectric element by forming the thermoelectric element on a substrate plane with a lamination type. CONSTITUTION: A first semiconductor nanowire(110) of a first challenge type includes a first barrier region(112). A second semiconductor nanowire(120) of a second challenge type includes a second barrier region. A first electrode(130) is connected to one phase of the first semiconductor nanowire. A second electrode(140) is connected to one phase of the second semiconductor nanowire. A common electrode(150) is connected to the other terminal of the first semiconductor nanowire and the second semiconductor nanowire. A thermal conductivity of the first barrier region is greater than the thermal conductivity of the first semiconductor nanowire.

    Abstract translation: 目的:提供热电元件,热电元件模块和热电元件的形成方法,以通过在层叠型基板平面上形成热电元件来降低成本并大量生产热电元件。 构成:第一种类型的第一半导体纳米线(110)包括第一阻挡区(112)。 第二挑战型的第二半导体纳米线(120)包括第二阻挡区域。 第一电极(130)连接到第一半导体纳米线的一相。 第二电极(140)连接到第二半导体纳米线的一相。 公共电极(150)连接到第一半导体纳米线和第二半导体纳米线的另一个端子。 第一阻挡区域的热导率大于第一半导体纳米线的热导率。

    검출 소자 및 검출 시스템
    23.
    发明授权
    검출 소자 및 검출 시스템 有权
    感应装置和感测系统

    公开(公告)号:KR100923947B1

    公开(公告)日:2009-10-29

    申请号:KR1020070127816

    申请日:2007-12-10

    CPC classification number: G01N27/4145 Y10T436/11

    Abstract: 본 발명의 검출 소자는, 검출 커패시터 및 전계효과 트랜지스터를 포함하는데, 상기 검출 커패시터는, 유체 내의 특정 작용기에 반응하는 반응 물질층, 절연층의 양면에 위치한 제1 전극과 제2 전극을 구비하고, 상기 전계효과 트랜지스터는, 상기 제2 전극에 연결되는 소스 전극, 상기 제1 전극에 연결되는 게이트 전극, 드레인 전극을 구비한다. 여기서, 상기 검출 커패시터의 절연층 두께가 상기 전계효과 트랜지스터의 게이트 절연층 보다 더 두꺼운 것을 특징으로 한다.
    검출 소자, 바이오 센서, 희석, 전계효과 트랜지스터

    쇼트키 장벽 단전자 트랜지스터 및 그 제조 방법
    24.
    发明公开
    쇼트키 장벽 단전자 트랜지스터 및 그 제조 방법 失效
    肖特基屏障单电子晶体管及其制造方法

    公开(公告)号:KR1020090061340A

    公开(公告)日:2009-06-16

    申请号:KR1020070128323

    申请日:2007-12-11

    Abstract: A schottky barrier single electron transistor and a manufacturing method thereof are provided to reduce a size of a quantum dot and to perform operations at a high temperature by preventing a short circuit between a gate electrode and a source/drain through a gate insulation film without use of a side wall insulation film. A source(270a) and a drain(270b) are formed on a substrate(210), and are made of metal silicide. A quantum dot(270c) is formed between the source and the drain. A gate insulation film(240) and a gate electrode(250) are successively formed on a top part of the quantum dot. The gate insulation film blocks short circuit of the gate electrode, the source, the drain, and the quantum dot. The substrate is a SOI(Silicon On Insulator) substrate in which a silicon wafer, a filling oxide film, and a silicon layer are successively formed. The source and the drain form the quantum dot and the schottky barrier.

    Abstract translation: 提供了一种肖特基势垒单电子晶体管及其制造方法,以减少量子点的尺寸并通过防止栅极绝缘膜与源极/漏极之间的短路而不使用而在高温下进行操作 的侧壁绝缘膜。 源极(270a)和漏极(270b)形成在衬底(210)上,并且由金属硅化物制成。 在源极和漏极之间形成量子点(270c)。 栅极绝缘膜(240)和栅电极(250)依次形成在量子点的顶部。 栅极绝缘膜阻挡栅电极,源极,漏极和量子点的短路。 衬底是其中连续形成硅晶片,填充氧化物膜和硅层的SOI(绝缘体上硅)衬底。 源极和漏极形成量子点和肖特基势垒。

    검출 소자 및 검출 시스템
    25.
    发明公开
    검출 소자 및 검출 시스템 有权
    感应装置和感测系统

    公开(公告)号:KR1020090060862A

    公开(公告)日:2009-06-15

    申请号:KR1020070127816

    申请日:2007-12-10

    CPC classification number: G01N27/4145 Y10T436/11

    Abstract: A detection element containing a detection capacitor and transistor, which has excellent durability is provided to easily apply and change and improve the detection function. A detection element comprises a detection capacitor having a reaction material layer(600), a insulating layer(203) comprising a first electrode(403) and second electrode(163); a transistor containing a source electrode(121) which is connected to the second electrode, a gate electrode(401) which is connected to the first electrode, and drain electrode(122). A detection system comprises: a sample storage part in which sample fluid is stored; a solvent storage part in which solvent for diluting the sample is stored; a mixing pipe which mixes sample fluid and solvent; and a detection element for detecting a specific functional group in mixed fluid.

    Abstract translation: 提供含有检测电容器和晶体管的检测元件,其具有优异的耐久性,以容易地应用和改变并提高检测功能。 检测元件包括具有反应材料层(600)的检测电容器,包括第一电极(403)和第二电极(163)的绝缘层(203)。 包含连接到第二电极的源电极(121),连接到第一电极的栅电极(401)和漏电极(122)的晶体管。 检测系统包括:样品储存部分,其中存储有样品流体; 其中存储用于稀释样品的溶剂的溶剂储存部分; 混合样品液和溶剂的混合管; 以及用于检测混合流体中的特定官能团的检测元件。

    쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터의양극 전도성을 이용한 소자
    26.
    发明授权

    公开(公告)号:KR100670803B1

    公开(公告)日:2007-01-19

    申请号:KR1020040109297

    申请日:2004-12-21

    CPC classification number: H01L29/7839 G11C11/56

    Abstract: 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터(SB-MOSFET)의 양극 전도성을 이용한 소자 및 소자 동작 방법을 제시한다. 본 발명에 따르면, 실리콘 채널 영역, 채널 영역 양단에 접촉하게 금속층을 포함하여 형성된 소스 및 드레인, 및 채널 영역 상에 게이트 유전층을 계면에 수반하여 중첩되는 게이트를 포함하는 SB-MOSFET 구조에서, 게이트에 양(+), 0 또는 음(-)의 게이트 전압이 선택적으로 인가하여 소자를 동작시킴으로써, 정공 전류 및 전자 전류의 두 가지 드레인 전류 상태와 전류가 흐르지 않는 전류 상태의 세 가지 상태를 하나의 SB-MOSFET에 구현할 수 있다. 이에 따라, 이러한 SB-MOSFET를 다단 메모리(multi-bit memory) 소자 또는/ 및 다단 논리 소자 등과 같은 소자로서 이용할 수 있다.
    SBTT, 쇼키 장벽, 정공 전류, 전자 전류, 금속실리사이드

    쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
    27.
    发明公开
    쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법 失效
    肖特壁垒隧道单电子晶体管及其制造方法

    公开(公告)号:KR1020060062100A

    公开(公告)日:2006-06-12

    申请号:KR1020040100828

    申请日:2004-12-03

    CPC classification number: H01L29/7613 B82Y10/00 H01L29/872

    Abstract: 본 발명은 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 종래의 불순물을 주입하여 소오스 및 드래인 영역을 구성하고 인위적인 양자점을 채널 영역에 형성하는 방식을 이용한 단전자 트랜지스터(Single Electron Transistor; SET) 제작방법 대신에 소오스 및 드래인을 실리콘과 금속의 반응 물질인 실리사이드로 대체하여 금속-반도체간에 형성되는 쇼트키 장벽을 이용하여 제작함으로써, 단전자 트랜지스터(SET)를 위한 양자점(quantum dot)을 형성하기 위하여 종래 기술의 PADOX 공정을 진행할 필요가 없으며, 다양한 쇼트키 접합의 높이를 가지는 실리사이드 물질을 이용하여 터널링 장벽의 높이 및 폭을 인위적으로 조절할 수 있을 뿐만 아니라 단전자 트랜지스터(SET)의 전류 구동능력을 더욱 향상시킬 수 있는 효과가 있다.
    단전자 트랜지스터, 전계효과 트랜지스터, 쇼트키 장벽, SOI 기판, 실리사이드

    N형 쇼트키 장벽 관통 트랜지스터 소자 및 제조 방법
    28.
    发明授权
    N형 쇼트키 장벽 관통 트랜지스터 소자 및 제조 방법 失效
    N型肖特基势垒穿透晶体管器件及制造方法

    公开(公告)号:KR100560432B1

    公开(公告)日:2006-03-13

    申请号:KR1020040109298

    申请日:2004-12-21

    Abstract: N형 쇼트키 장벽 관통 트랜지스터 소자 및 제조 방법을 제시한다. 본 발명에 따르면, 채널 영역이 형성될 실리콘층, 실리콘층 상에 채널 영역 상에 중첩되게 형성되되 실리콘층과 계면에 게이트 유전층을 수반하는 게이트, 실리콘층 상에 채널 영역을 사이에 두는 소스/드레인으로 형성된 희토류 금속 실리사이드층 및 전이 금속 실리사이드층을 포함하는 이중층으로 구성되는 N형 쇼트키 장벽 관통 트랜지스터 소자를 제시한다.
    SBTT, 전이 금속 실리사이드, 기생 저항, 포화 전류값, 희토류 금속 실리사이드

    Abstract translation: 公开了一种N型肖特基势垒穿透晶体管器件和制造方法。 根据本发明,该硅层,所述硅层中被形成的沟道区域的硅层上,并给接口上重叠涉及对栅极的栅极电介质,源极/漏极,以夹在硅层上的沟道区被形成在沟道区域 由包括稀土金属硅化物层和形成为单层结构的过渡金属硅化物层的双层构成的肖特基势垒穿透晶体管器件。

    건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
    29.
    发明授权
    건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 失效
    干式光刻工艺和使用其形成栅极图案的方法

    公开(公告)号:KR100523839B1

    公开(公告)日:2005-10-27

    申请号:KR1020020061073

    申请日:2002-10-07

    CPC classification number: H01L21/32137 H01L21/3065

    Abstract: 본 발명은 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법을 제시한다. 본 발명은, 실리콘으로 이루어진 패턴전사 대상물을 준비하는 단계와, 상기 패턴전사 대상물에 대하여 남아 있기를 원하는 부분에 전자선을 선택적으로 조사하는 단계 및 상기 전자선이 조사된 부분과 상기 전자선이 조사되지 않은 부분의 식각 속도차를 이용한 반응이온식각 공정을 실시하여 전자선이 조사되지 않은 부분의 상기 패턴전사 대상물을 제거하는 단계를 포함하는 건식 리소그라피 방법을 제공한다. 본 발명에 의하면, 습식 공정을 하나도 포함하지 않는 건식 공정이기 때문에 리소그라피를 포함하는 다수의 공정을 통합한 클러스터 시스템의 구성을 가능하게 하고, 공정 도중 웨이퍼를 대기에 노출시키지 않음으로서 차후 나노 크기의 신뢰도가 높은 가공 공정 및 생산 비용 절감에 유리하다.

    쇼트키 장벽 관통 트랜지스터 및 그 제조방법
    30.
    发明公开
    쇼트키 장벽 관통 트랜지스터 및 그 제조방법 失效
    肖特壁垒隧道式发射机及其制作方法

    公开(公告)号:KR1020050065899A

    公开(公告)日:2005-06-30

    申请号:KR1020030097061

    申请日:2003-12-26

    CPC classification number: H01L29/47

    Abstract: 본 발명은 SOI 기판을 이용한 쇼트키 장벽 관통 트랜지스터 및 그 제조방법으로, 종래의 불순물을 주입하여 소스 및 드래인 영역을 구성하는 방식의 전계효과 트랜지스터 대신에 소스 및 드레인을 실리콘과 금속의 반응 물질인 실리사이드로 대체하여 금속-반도체간에 형성되는 쇼트키 장벽을 이용하여 제작하는 쇼트키 장벽 관통 트랜지스터를 제공한다.

Patent Agency Ranking