-
公开(公告)号：KR100949544B1
公开(公告)日：2010-03-25
申请号：KR1020070128323
申请日：2007-12-11
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 쇼트키 장벽 단전자 트랜지스터(Schottky Barrier Single Electron Transistor) 및 그 제조 방법에 관한 것으로, 측벽 절연막을 사용하지 않고 게이트 절연막에 의해 게이트 전극과 소스/드레인간의 단락을 막을 수 있도록 구성함으로써, 양자점의 크기가 감소되어 종래의 트랜지스터에 비하여 고온에서도 동작이 가능한 것을 특징으로 한다. 또한, 종래 기술에 비하여 측벽 절연막 형성 단계를 생략할 수 있으므로 제조 공정을 단순화시킬 수 있을 뿐만 아니라, 종래의 CMOS 제조 공정과 잘 부합하므로 별도의 공정 시스템의 변경 없이 적용이 가능한 것을 특징으로 한다.
쇼트키 장벽 단전자 트랜지스터, 실리사이드-
公开(公告)号：KR100906154B1
公开(公告)日：2009-07-03
申请号：KR1020070125679
申请日：2007-12-05
Applicant: 한국전자통신연구원
CPC classification number: H01L29/0665 , B82Y10/00 , B82Y15/00 , H01L29/0673 , H01L29/78696
Abstract: 본 발명은 바이오 센서 소자의 제조 방법에 관한 것으로, 통상적인 포토리소그래피 공정을 이용하여 수 내지 수십 나노미터 선폭의 실리콘 나노선 채널을 형성하고 이를 이용하여 반도체 나노선 센서 소자를 제작하는 방법을 제공한다.
이를 위하여, 본 발명의 일실시 예에 따른 반도체 나노선 센서 소자 제조 방법은, (a) SOI(Silicon On Insulator) 기판의 최상부층인 제 1 도전형 단결정 실리콘층을 식각하여 제 1 도전형 단결정 실리콘 선 패턴을 형성하는 단계; (b) 상기 제 1 도전형 단결정 실리콘 선 패턴의 양쪽 측벽을 상기 제 1 도전형과 반대 타입인 제 2 도전형으로 도핑함으로써 제 2 도전형 채널을 형성하는 단계; (c) 상기 제 1 도전형 단결정 실리콘 선 패턴의 양단에 전극 형성을 위한 제 2 도전형 패드를 형성하는 단계; (d) 상기 제 1 도전형 단결정 실리콘 선 패턴의 미도핑 영역에 상기 제 1 도전형 단결정 실리콘 선 패턴과 상기 2 도전형 채널부가 접합 절연되도록 역방향 바이어스 전압을 인가하기 위한 제 1 전극을 형성하는 단계; 및 (e) 상기 제 2 도전형 패드 상에 상기 제 2 도전형 채널 양단에 바이어스 전압을 인가하기 위한 제 2 전극을 형성하는 단계를 포함한다.
나노선, 바이오 센서, 포토리소그래피-
公开(公告)号：KR1020090065124A
公开(公告)日：2009-06-22
申请号：KR1020070132575
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: G01N33/53 , G01N33/48 , G01N33/544
CPC classification number: G01N27/4145 , G01N27/4146
Abstract: A biosensor using a silicon nano wire is provided to form the silicon nano wire in a repetitive form of same pattern and widen the area in which a probe molecule is fixed. A biosensor using a silicon nano wire comprises a source electrode(S), drain electrode(D), silicon nano(13A, 13b), probe molecules(40). A method for manufacturing the biosensor using the silicon nano wire comprises: a step of forming a buffer layer on the upper side of semiconductor substrate in which insulating layer(12) and silicon layer is sequencially formed; a step of forming electrode pattern and silicon nano wire pattern on the upper sided of buffer layer through the lithography process; a step of etching the buffer layer and silicon layer; a step of forming the electrode in the electrode pattern area; a step of removing the buffer layer of upper side to exposes the silicon nano wire; and a step of probe molecule on the exposed silicon nano wire.
Abstract translation: 提供使用硅纳米线的生物传感器，以相同图案的重复形式形成硅纳米线，并扩大探针分子固定的区域。 使用硅纳米线的生物传感器包括源电极（S），漏电极（D），硅纳米（13A，13b），探针分子（40）。 使用该硅纳米线制造生物传感器的方法包括：在半导体衬底的上侧形成缓冲层的步骤，其中绝缘层（12）和硅层被顺序地形成; 通过光刻工艺在缓冲层的上侧形成电极图案和硅纳米线图案的步骤; 蚀刻缓冲层和硅层的步骤; 在电极图案区域中形成电极的步骤; 去除上侧的缓冲层以暴露硅纳米线的步骤; 以及暴露的硅纳米线上的探针分子的步骤。
-
公开(公告)号：KR100891462B1
公开(公告)日：2009-04-02
申请号：KR1020070094686
申请日：2007-09-18
Applicant: 한국전자통신연구원
IPC: H01L27/108 , H01L21/8242 , H01L29/47
Abstract: 본 발명은 쇼트키접합(schottky junction)을 이용한 반도체 메모리 소자 및 그 구동방법에 관한 것으로, 이를 위해 본 발명은 실리콘기판의 채널영역 상부에 형성된 게이트 및 상기 실리콘기판에 형성되고, 상기 채널영역과 쇼트키접합을 형성하는 소스 및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극 사이에 형성된 쇼트키장벽(schottky barrier) 안에 전하를 저장하는 반도체 메모리 소자를 제공하며, 이를 통하여, 별도의 전하저장공간을 형성할 필요가 없는 반도체 메모리 소자를 제공하는 효과가 있다.
DRAM, 쇼트키접합, 캐패시터, 금속 실리사이드Abstract translation: 本发明涉及一种半导体存储器装置，并形成在栅极和形成在硅衬底的沟道区，所述沟道区和所述短硅衬底使用肖特基结（肖特基结），在本发明用于此目的的驱动方法 提供了一种半导体存储器件，其包括形成键结并将电荷存储在源电极和漏电极之间形成的肖特基势垒中的源电极和漏电极，从而形成单独的电荷存储空间 具有提供不需要形成的半导体存储器件的效果。
-
公开(公告)号：KR100770013B1
公开(公告)日：2007-10-25
申请号：KR1020060120565
申请日：2006-12-01
Applicant: 한국전자통신연구원
IPC: H01L29/812
CPC classification number: H01L29/78618 , H01L29/7839
Abstract: A method of manufacturing a schottky barrier tunnel transistor is provided to prevent the damage of a spacer and to restrain the generation of a gate leakage current due to the damage of the spacer by forming a gate electrode layer and the spacer after forming source and drain regions using a silicide process. A buried oxide layer(110) is supported a support substrate. A silicon pattern(111A) and a sacrificial pattern are formed on the buried oxide layer. Source and drain regions(115) are formed on the buried oxide layer at both sidewalls of the silicon pattern. The source and drain regions are made of a metal film. An upper portion of the silicon pattern is exposed to the outside by removing the sacrificial pattern therefrom. A gate insulating layer and a gate electrode are sequentially formed on the exposed upper portion of the silicon pattern. A spacer is formed at both sidewalls of the gate electrode.
Abstract translation: 提供一种制造肖特基势垒隧道晶体管的方法，以防止间隔物的损坏，并且通过在形成源极和漏极区域之后形成栅极电极层和间隔物来抑制由于间隔物的损坏而导致的栅极漏电流的产生 使用硅化工艺。 掩埋氧化物层（110）被支撑在支撑衬底上。 在掩埋氧化物层上形成硅图案（111A）和牺牲图案。 源极和漏极区（115）形成在硅图案的两个侧壁处的掩埋氧化物层上。 源极和漏极区域由金属膜制成。 通过从其中去除牺牲图案将硅图案的上部暴露于外部。 栅极绝缘层和栅电极依次形成在硅图案的暴露的上部上。 在栅电极的两个侧壁处形成间隔物。
-
Patent Agency Ranking
公开(公告)号：KR100770012B1
公开(公告)日：2007-10-25
申请号：KR1020060118986
申请日：2006-11-29
Applicant: 한국전자통신연구원
IPC: H01L21/338 , H01L27/095
CPC classification number: H01L29/8126 , H01L29/66409
Abstract: A schottky barrier tunnel transistor and a method of manufacturing the same are provided to obtain a thin gate insulating layer easily and to prevent the decrease of a saturated current due to a parasitic resistance by forming a gate electrode, a source region and a drain region like a schottky junction structure using a silicide layer. A gate electrode(113) is formed on a channel region of a silicon substrate in order to form a schottky junction together with the silicon substrate. Source and drain regions(115) are formed in the silicon substrate through both sides of the gate electrode. The gate electrode is composed of a metal film made of a transitional metal or a rare metal. The gate electrode is composed of a metal silicide layer. The source and drain regions are made of the metal silicide layer.
Abstract translation: 提供肖特基势垒隧道晶体管及其制造方法，以便容易地获得薄栅极绝缘层，并且通过形成栅电极，源极区和漏极区，防止由寄生电阻引起的饱和电流降低 使用硅化物层的肖特基结结构。 在硅衬底的沟道区上形成栅电极（113），以便与硅衬底一起形成肖特基结。 源极和漏极区域（115）通过栅电极的两侧形成在硅衬底中。 栅电极由过渡金属或稀有金属制成的金属膜构成。 栅电极由金属硅化物层构成。 源区和漏区由金属硅化物层制成。
-
公开(公告)号：KR101232875B1
公开(公告)日：2013-02-12
申请号：KR1020090089114
申请日：2009-09-21
Applicant: 한국전자통신연구원
IPC: H01L35/28
Abstract: 열전 소자를 제공한다. 제 1 전극 및 제 2 전극이 제공되고, 상기 제 1 전극 상에 제 1 반도체 패턴 및 적어도 하나 이상의 제 1 장벽 패턴을 포함하는 제 1 레그가 제공되고, 상기 제 2 전극 상에 제 2 반도체 패턴 및 적어도 하나 이상의 제 2 장벽 패턴을 포함하는 제 2 레그가 제공되고, 상기 제 1 레그 및 상기 제 2 레그 상에 공통 전극이 제공된다. 상기 제 1 장벽 패턴의 열전도도는 상기 제 1 반도체 패턴의 열전도도 보다 작고, 상기 제 2 장벽 패턴의 열전도도는 상기 제 2 반도체 패턴의 열전도도 보다 작다. 상기 제 1 장벽 패턴의 전기 전도도는 상기 제 1 반도체 패턴 이상이고, 상기 제 2 장벽 패턴의 전기 전도도는 상기 제 2 반도체 패턴 이상이다. 상기 제 1 및 제 2 장벽 패턴은 상기 제 1 및 제 2 반도체 패턴과 오믹 콘택트를 이룬다.
열전 소자, ZT, 반도체 열전 소자, 장벽 패턴, 수직형, 실리사이드-
公开(公告)号：KR1020120077487A
公开(公告)日：2012-07-10
申请号：KR1020100139451
申请日：2010-12-30
Applicant: 한국전자통신연구원
CPC classification number: H01L29/0673 , B82Y40/00 , H01L35/22 , H01L35/32 , H01L35/02 , H01L35/14 , H01L35/30 , H01L35/34
Abstract: PURPOSE: A thermoelectric element and a manufacturing method thereof are provided to efficiently eliminate an oxide film from a bottom portion of a dielectric layer in a short time by using one or more holes included in an insulating layer. CONSTITUTION: A silicon heat absorbing part(140), a silicon nano wire leg, and a silicon heat radiating part(160)are formed on a substrate(110). The silicon absorbing part is formed on an upper part of the substrate and absorbs heat. The silicon nano wire leg transfers the heat. The silicon heat radiating part emits the heat. Insulating layers(170a, 170b) are formed on an upper portion of the substrate and include one or more holes(172a, 172b).
Abstract translation: 目的：提供一种热电元件及其制造方法，通过使用包含在绝缘层中的一个或多个孔，在短时间内有效地从电介质层的底部消除氧化膜。 构成：在基板（110）上形成有硅吸热部（140），硅纳米线脚和硅散热部（160）。 硅吸收部形成在基板的上部并吸收热量。 硅纳米线腿传递热量。 硅散热部散热。 绝缘层（170a，170b）形成在基板的上部，并且包括一个或多个孔（172a，172b）。
-
公开(公告)号：KR1020110095109A
公开(公告)日：2011-08-24
申请号：KR1020100088107
申请日：2010-09-08
Applicant: 한국전자통신연구원
IPC: B82B3/00 , H01L35/02 , H01L27/146
CPC classification number: H01L35/32 , H01L27/146 , H01L35/14 , H01L35/34
Abstract: PURPOSE: A thermoelectric element, a method for forming the same, a temperature detecting sensor using the same, and a heating source image sensor using the same are provided to mass-produce nanowires and reduce time required for forming the nanowires using a photo-etching process and an ashing process. CONSTITUTION: A first nanowrie(132) and a second nanowire(134) are separately arranged on a substrate. A first silicon thin film(122) is in connection with one end of the first nanowire. A second silicon thin film(124) is in connection with one end of the second nanowire. A third silicon thin film(126) is in connection with another end of the first nanowire and another end of the second nanowire. The first nanowire and the second nanowire are expanded to the horizontal direction with respect to the upper side of the substrate. A method for forming a thermoelectric element includes the following: An insulating film and a silicon layer are successively formed on the substrate. A photo-resist pattern with a first line-width is formed on the silicon layer. A photo-resist micropattern with a second line-width is formed by implementing an ashing process with respect to the photo-resist pattern. An etching process is implemented with respect to the silicon layer using the photo-resist micropattern as a mask to form the nanowires.
Abstract translation: 目的：提供一种热电元件，其形成方法，使用该温度检测传感器的温度检测传感器和使用该温度检测传感器的加热源图像传感器，以大量生产纳米线并减少使用光蚀刻形成纳米线所需的时间 过程和灰化过程。 构成：第一纳米纤维（132）和第二纳米线（134）分别布置在基底上。 第一硅薄膜（122）与第一纳米线的一端相连。 第二硅薄膜（124）与第二纳米线的一端连接。 第三硅薄膜（126）与第一纳米线的另一端和第二纳米线的另一端连接。 第一纳米线和第二纳米线相对于基板的上侧向水平方向扩展。 形成热电元件的方法包括：在基板上依次形成绝缘膜和硅层。 在硅层上形成具有第一线宽的光刻胶图形。 通过对光刻胶图案实施灰化处理，形成具有第二线宽的光刻胶微图案。 使用光致抗蚀剂微图案作为掩模，相对于硅层实现蚀刻工艺以形成纳米线。
-
公开(公告)号：KR100912111B1
公开(公告)日：2009-08-13
申请号：KR1020070100558
申请日：2007-10-05
Applicant: 한국전자통신연구원
IPC: H01L27/098 , H01L27/095 , B82Y40/00
CPC classification number: H01L29/0673
Abstract: 본 발명은 소스 및 드레인 전극이 금속실리사이드로 구성되고, 나노선을 채널로 이용하는 쇼트키 장벽 나노선 전계 효과 트랜지스터(Schottky Barrier Nano Wire Field Effect Transistor) 및 그 제조방법에 관한 것으로, 이를 위해 본 발명은 기판에서 부양되어(suspended) 나노선으로 형성된 채널; 상기 채널의 양끝단과 전기적으로 연결되어 상기 기판 상부에 금속실리사이드로 형성된 소스 및 드레인 전극; 상기 채널을 둘러싸는 형태로 마련된 게이트전극 및 상기 채널과 게이트전극 사이에 형성된 게이트절연막을 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터를 제공한다.
나노선, 탄소나노튜브, 금속실리사이드, 트랜지스터, 쇼트키 장벽
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.022 seconds)
