公开(公告)号：FR3025056A1

公开(公告)日：2016-02-26

申请号：FR1457937

申请日：2014-08-22

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： FERROTTI THOMAS ,  BEN BAKIR BADHISE ,  CHANTRE ALAIN ,  CREMER SEBASTIEN ,  DUPREZ HELENE

IPC: H01S5/026

Abstract: L'invention concerne un dispositif laser (1) disposé dans et/ou sur silicium et à hétéro structure III-V comprenant ○ un milieu amplificateur (3) à hétérostructure III-V, et ○ un guide d'onde optique en arête (11), disposé en regard du milieu amplificateur (3) et comprenant un guide d'onde en ruban (15) doté d'une arête longitudinale (17), le guide d'onde optique en arête (11) étant disposé dans du silicium. Le guide d'onde optique en arête (11) est orienté de manière à ce qu'au moins un réseau de Bragg (19, 19a, 19b) est disposée sur la face (21) du guide d'onde en ruban (15) qui est proximale par rapport au milieu amplificateur (3) et en ce que l'arête (17) est disposée sur la face (23) du guide d'onde en ruban (15) qui est distale par rapport au milieu amplificateur (3).

公开(公告)号：FR2999799A1

公开(公告)日：2014-06-20

申请号：FR1262321

申请日：2012-12-19

Applicant: ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL ,  CELI DIDIER ,  BLANC JEAN-PIERRE ,  CHANTRE ALAIN

IPC: H01L21/331 ,  H01L27/06 ,  H01L29/737

Abstract: L'invention concerne un procédé comprenant les étapes suivantes : exposer la surface d'un substrat de silicium (202) dans une première région (326) entre des première et deuxième tranchées d'isolation (204, 208) ; graver le substrat de silicium dans la première région pour former un évidement entre les première et deuxième tranchées d'isolation ; et former dans l'évidement une base (216) d'un transistor bipolaire à hétérojonction par croissance épitaxiale sélective d'un film comprenant du SiGe.

公开(公告)号：FR2989514A1

公开(公告)日：2013-10-18

申请号：FR1253333

申请日：2012-04-11

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  CHEVALIER PASCAL ,  AVENIER GREGORY

IPC: H01L21/331 ,  H01L29/73

Abstract: L'invention concerne un procédé de fabrication d'un transistor bipolaire, comprenant les étapes suivantes : former une première région dopée (48) en surface d'un substrat semiconducteur (42) sur lequel s'étend une couche semiconductrice avec interposition d'une première couche isolante (44) ; former, en surface du dispositif, un empilement d'une couche de silicium et d'une deuxième couche isolante (52, 54) ; définir une tranchée traversant l'empilement (52, 54) et la couche semiconductrice en regard de la première région dopée (48), puis une ouverture dans la région découverte de la première couche isolante (44) ; former une région de silicium monocristallin (66) dans l'ouverture ; former une région de silicium-germanium (70) en surface de la région de silicium monocristallin, au contact des régions restantes de la couche semiconductrice et de la couche de silicium ; et former une deuxième région dopée (74) au moins dans l'espace restant de la tranchée.

公开(公告)号：FR2891087B1

公开(公告)日：2007-12-28

申请号：FR0552818

申请日：2005-09-20

Applicant: ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL ,  CHANTRE ALAIN

IPC: H01L29/732 ,  H01L21/331

Abstract: A bipolar transistor having a base region resting by its lower surface on a collector region and surrounded with a first insulating layer, a base contact conductive region in contact with an external upper peripheral region of the base region, a second insulating region in contact with an intermediary upper peripheral region of the base region, an emitter region in contact with the central portion of the base region. The level of the central portion is higher than the level of the intermediary portion.

公开(公告)号：DE60025456D1

公开(公告)日：2006-04-06

申请号：DE60025456

申请日：2000-09-21

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  MARTY MICHEL ,  BAUDRY HOMEGALPINE

IPC: H01L21/00 ,  H01L29/73 ,  H01L21/205 ,  H01L21/22 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/331 ,  H01L29/732 ,  H01L29/737

Abstract: Bipolar transistor fabrication includes a step of producing a base region (8) comprising an extrinsic base (800) and an intrinsic base, and a step of producing an emitter block having a narrower lower part located in an emitter-window above the intrinsic base. Production of the extrinsic base (800) involves dopant implantation after defining the emitter-window, on both sides at a determined distance from the lateral limits of the emitter-window, with self-alignment about the emitter-window, and before emitter block formation. An oxide block (13) is formed on an insulating layer located above the intrinsic base. The oxide block (13) has a narrower lower part (130) located in an etched hole of the insulating layer and whose dimensions correspond to those of the emitter-window, and an upper wider part (131) resting on the insulating layer. The lateral sides of the etched hole of the insulating layer are self-aligned with the lateral sides (FV) of the upper part of the oxide block. Ion implantation of the extrinsic base is formed on both sides of the upper part of the oxide block (13).

公开(公告)号：FR2779573A1

公开(公告)日：1999-12-10

申请号：FR9807061

申请日：1998-06-05

Applicant: ST MICROELECTRONICS SA

Inventor： MARTY MICHEL ,  CHANTRE ALAIN ,  REGOLINI JORGE LUIS

IPC: H01L29/73 ,  H01L21/331 ,  H01L29/08 ,  H01L29/10 ,  H01L29/737 ,  H01L29/732

Abstract: The bipolar transistor comprises a base (Be) of heterojunction silicon-germanium. The base is in block (8) of layers of silicon and silicon-germanium on an initial layer (17) of silicon nitride spread on a region with lateral isolation (5). An internal collector (4) is enclosed and situated inside a window in the layer of silicon nitride. The fabrication process includes the growth of a layer of silicon dioxide on a block of semiconductor. A layer of silicon nitride (Si3N4) is then deposited, and etched until the layer of silicon dioxide. A chemical process is used to remove a portion of the layer of silicon dioxide within the window. The layer of silicon nitride has a thickness of about 300 Angstrom, and that of silicon dioxide about 200 Angstrom.

公开(公告)号：FR2779572A1

公开(公告)日：1999-12-10

申请号：FR9807059

申请日：1998-06-05

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  MARTY MICHEL ,  DUTARTRE DIDIER ,  MONROY AUGUSTIN ,  LAURENS MICHEL ,  GUETTE FRANCOIS

IPC: H01L21/331 ,  H01L29/08 ,  H01L29/737 ,  H01L29/73 ,  H01L29/732

Abstract: A vertical bipolar transistor production process comprises epitaxy of a single crystal silicon emitter region in direct contact with the upper layer of a silicon germanium heterojunction base. Production of a vertical bipolar transistor comprises (a) forming an intrinsic collector (4) on an extrinsic collector layer buried in a semiconductor substrate (1); (b) forming a lateral insulation region (5) around the upper part of the intrinsic collector and an offset extrinsic collector well (60); (c) forming an silicon germanium heterojunction base above the intrinsic collector (4) and the lateral insulation region (5) by non-selective epitaxy of a multilayer (8) including a silicon germanium layer; and (e) forming an in-situ doped emitter by epitaxy on a window of the surface of the multilayer located above the intrinsic collector to obtain, above the window, a single crystal silicon emitter region in direct contact with the upper layer of the multilayer (8). An Independent claim is also included for a vertical bipolar transistor produced by the above process.

公开(公告)号：FR3007589A1

公开(公告)日：2014-12-26

申请号：FR1355991

申请日：2013-06-24

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  CREMER SEBASTIEN

IPC: H01S5/026

Abstract: Circuit intégré photonique, comprenant une couche de silicium contenant un guide d'ondes (GO) et au moins un autre composant photonique, une première région isolante (4) disposée au dessus d'une première face (F1) de la couche de silicium et encapsulant un ou plusieurs niveaux de métallisation (M1-M4), une deuxième région isolante (9) disposée au dessus d'une deuxième face (F2) de la couche de silicium et encapsulant au moins le milieu amplificateur (800) d'une source laser (SL) optiquement couplée avec le guide d'ondes (GO).

公开(公告)号：FR2868203A1

公开(公告)日：2005-09-30

申请号：FR0450610

申请日：2004-03-29

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  CHEVALIER PASCAL

IPC: H01L21/331 ,  H01L21/8222 ,  H01L29/10 ,  H01L29/737

Abstract: L'invention concerne un procédé de formation d'un transistor bipolaire dans un substrat semiconducteur (20) d'un premier type de conductivité, comportant les étapes suivantes :a) former sur le substrat une couche monocristalline de silicium-germanium (22) ;b) former une couche de silicium monocristallin (24) fortement dopée d'un second type de conductivité ;c) former une couche d'oxyde de silicium (26) ;d) ouvrir une fenêtre (28) dans les couches d'oxyde de silicium et de silicium ;e) former sur les parois de la fenêtre un espaceur (30) en nitrure de silicium ;f) éliminer la couche de silicium-germanium depuis le fond de la fenêtre ;g) former dans la cavité (31) résultante de l'élimination précédente une couche semiconductrice monocristalline (32) fortement dopée du second type de conductivité ; eth) former dans ladite fenêtre l'émetteur (36) du transistor.

公开(公告)号：FR2858877A1

公开(公告)日：2005-02-18

申请号：FR0350418

申请日：2003-08-11

Applicant: ST MICROELECTRONICS SA

Inventor： MARTINET BERTRAND ,  MARTY MICHEL ,  CHEVALIER PASCAL ,  CHANTRE ALAIN

IPC: H01L21/331 ,  H01L29/08 ,  H01L29/737

Abstract: A method for forming a heterojunction bipolar transistor including the steps of: forming in a semiconductor substrate a collector area of a first doping type; growing by epitaxy above a portion of the collector area a silicon/germanium layer of a second doping type forming a base area; forming above the silicon/germanium layer a sacrificial emitter formed of a material selectively etchable with respect to the silicon/germanium layer and with respect to the layers and consecutively-formed insulating spacers; forming first insulating spacers on the sides of the sacrificial emitter; growing by epitaxy a silicon layer above the exposed portions of the silicon/germanium layer; forming second insulating spacers adjacent to the first spacers and laid on the silicon layer; covering the entire structure with an insulating layer; partially removing the insulating layer above the sacrificial emitter and removing the sacrificial emitter; filling the space previously taken up by the sacrificial emitter with a semiconductor material of the first doping type.