公开(公告)号：CN108770192A

公开(公告)日：2018-11-06

申请号：CN201810971310.6

申请日：2018-08-24

Applicant: 上海市共进通信技术有限公司

Inventor： 王海波 ,  蔡云枝

IPC: H05K1/02

CPC classification number: H05K1/025 ,  H05K1/0254 ,  H05K2201/0776

Abstract: 本发明涉及一种网络设备中实现相邻网络端口共模雷击防护功能的PCB电路布线结构，包括PCB电路板上与对应的网络端口相连接的阻抗匹配电路，阻抗匹配电路包括信号线、中心抽头和电阻连接结构，网络端口分别与中心抽头和信号线相连接，信号线通过电阻连接结构与中心抽头相连接，其中中心抽头的布线与相邻网络端口所对应连接的阻抗匹配电路之间相隔离。采用该种电路布线结构，通过调整布局布线的走线方式和Smith电路中的电阻摆放位置，使网络端口在遭受共模雷击时不会将共模雷击能量耦合到其他线路上，同一网络端口的中心抽头不跨到其他网络端口的布局走线，遭受共模雷击时中心抽头与正在遭受共模雷击的信号线处理等电位状态，避免对系统正常工作带来影响。

公开(公告)号：CN107801294A

公开(公告)日：2018-03-13

申请号：CN201710795624.0

申请日：2017-09-06

Applicant: 日东电工株式会社

Inventor： 山内大辅 ,  田边浩之

IPC: H05K1/02 ,  H05K1/05 ,  H05K3/46

CPC classification number: H05K1/0224 ,  G11B5/484 ,  G11B5/486 ,  H05K1/0225 ,  H05K1/0228 ,  H05K1/0245 ,  H05K1/0277 ,  H05K1/0393 ,  H05K1/053 ,  H05K1/056 ,  H05K1/09 ,  H05K1/115 ,  H05K3/4038 ,  H05K3/4644 ,  H05K3/4685 ,  H05K2201/0154 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/0195 ,  H05K2201/09227 ,  H05K2201/09254 ,  H05K2201/093 ,  H05K2201/10083 ,  H05K2203/0514 ,  H05K1/0218 ,  H05K1/025 ,  H05K1/0298 ,  H05K1/05 ,  H05K2201/0776 ,  H05K2201/0929

Abstract: 本发明提供布线电路基板及其制造方法。在悬挂基板中，在支承基板上形成第1绝缘层。在第1绝缘层上形成接地层和电源用布线图案。接地层具有比支承基板的电导率高的电导率。以覆盖接地层和电源用布线图案的方式在第1绝缘层上形成第2绝缘层。以与接地层重叠的方式在第2绝缘层上形成写入用布线图案。在支承基板、第1绝缘层以及第2绝缘层的层叠方向上，接地层与写入用布线图案之间的间隔大于电源用布线图案与写入用布线图案之间的间隔。

公开(公告)号：CN106973487A

公开(公告)日：2017-07-21

申请号：CN201710289632.8

申请日：2017-04-27

Applicant: 晶晨半导体(上海)有限公司

Inventor： 张坤 ,  许传亭 ,  陈斯伟 ,  冯杰 ,  颜栋卿

IPC: H05K1/02

CPC classification number: H05K1/0243 ,  H05K1/025 ,  H05K1/0251 ,  H05K2201/0776 ,  H05K2201/10159 ,  H05K2201/10212

Abstract: 本发明涉及电路板制造技术，尤其涉及一种双层印制电路板，包括主体，主体正面的一顶层以及位于主体背面的一底层，顶层上设置有第一线路布局和第二线路布局；第一线路布局至少包括一第一接地焊盘；第二线路布局至少包括一第二接地焊盘；第一接地焊盘与第二接地焊盘通过一回路连接；回路包括设置于顶层且分别连接第一接地焊盘和第二接地焊盘的第一导线，及设置于底层的第二导线，以及第一导线与第二导线之间，通过一对分别临近于第一线路布局和第二线路布局的过孔导通；以及一种电子设备，包括线路板，该线路板由上述的双层印制电路板形成；上述的技术方案能够在系统芯片和双倍速率存储器之间形成低阻抗的回路。

公开(公告)号：CN105848429A

公开(公告)日：2016-08-10

申请号：CN201610297936.4

申请日：2016-05-06

Applicant: 衢州顺络电子有限公司

Inventor： 石林国 ,  白耀文 ,  胡斐

IPC: H05K3/46 ,  H05K1/16

CPC classification number: H05K3/4644 ,  H05K1/167 ,  H05K2201/0338 ,  H05K2201/0352 ,  H05K2201/0776

Abstract: 本发明属于电路板加工制造技术领域，尤其是涉及一种能取代埋嵌电阻设计的印制线路板的制造方法。它解决了现有埋嵌电阻印制线路板稳定性差的技术问题。包括下述步骤：1、制作内层板材；2、制作导体线路；3、制作连接层；4、制作电阻层；5、制作电阻图形；6、检查电阻层。优点在于：采用连接层，不仅增加了单位面积的结合力，而且增加了异相材料的结合面积，显著提高了异相材料间的结合力，使得产品应用可靠性更高，制造稳定性更好；同时，将电阻层裸露在导体层的外面，可以精确测试和控制电阻阻值，使产品电气性能更稳定。

公开(公告)号：CN105474332A

公开(公告)日：2016-04-06

申请号：CN201480046599.0

申请日：2014-07-07

Applicant: 印可得株式会社

Inventor： 郑光春 ,  柳志勋 ,  成俊基 ,  金柄勋 ,  赵南富 ,  庾明凤

IPC: H01B13/00 ,  H01B5/14

CPC classification number: H05K1/0274 ,  G06F3/041 ,  G06F2203/04103 ,  H01L51/445 ,  H05K1/0213 ,  H05K1/0289 ,  H05K1/0298 ,  H05K1/0306 ,  H05K1/032 ,  H05K1/034 ,  H05K1/0346 ,  H05K1/097 ,  H05K3/0026 ,  H05K3/06 ,  H05K3/067 ,  H05K3/12 ,  H05K3/1258 ,  H05K2201/0776 ,  Y02E10/549 ,  Y02P70/521

Abstract: 本发明涉及一种导电性透明基板的制造方法，本发明的导电性透明基板的制造方法的特征在于，包括：主电极的形成步骤，用于形成在基板上互相隔开排列的多个主电极；及连接电极的形成步骤，用于形成将两个以上的主电极电连接的连接电极，从而使多个主电极群组化为彼此电绝缘的多个群组电极。因此，本发明提供一种通过高收率的工艺来制作透射性优异的导电性透明基板的导电性透明基板的制造方法及导电性透明基板。

公开(公告)号：CN104247583A

公开(公告)日：2014-12-24

申请号：CN201380019587.4

申请日：2013-02-28

Applicant: 日本麦可罗尼克斯股份有限公司

Inventor： 井上龙雄 ,  菅井孝安 ,  工藤俊之 ,  大森利则

IPC: H05K3/46 ,  H05K1/02

CPC classification number: H05K1/0298 ,  H05K1/0233 ,  H05K1/0242 ,  H05K1/025 ,  H05K1/09 ,  H05K3/46 ,  H05K2201/0154 ,  H05K2201/0338 ,  H05K2201/0391 ,  H05K2201/0776 ,  H05K2201/0792 ,  H05K2201/083 ,  Y10T29/49155

Abstract: 本发明的课题是提供一种特性阻抗的调整较为容易的、能够与端子的窄间距化进行对应的多层配线基板及其制造方法以及探针卡。通过提供以下多层配线基板及其制造方法以及探针卡来解决上述的课题：一种在基板上将多个配线层夹着绝缘层地进行叠层而成的多层配线基板，在所述配线层上所形成的配线是由第一层和第二层组成的二层结构的配线，所述第一层由第一导电材料构成，所述第二层由比所述第一导电性材料的相对磁导率大的第二导电性材料构成，通过设为所述二层结构，相比于与所述二层结构的配线相同厚度的配线仅由所述第一导电性材料构成的情况，所述配线的特性阻抗被调整为更接近50欧姆的值。

公开(公告)号：US20170358881A1

公开(公告)日：2017-12-14

申请号：US15617735

申请日：2017-06-08

Applicant: TE CONNECTIVITY CORPORATION

Inventor： GRAHAM HARRY SMITH, JR. ,  SCOTT ERIC WALTON ,  MICHAEL FRANK CINA

IPC: H01R12/72 ,  H05K1/02 ,  H05K1/11

CPC classification number: H01R12/721 ,  H01P5/028 ,  H01R13/112 ,  H05K1/025 ,  H05K1/0251 ,  H05K1/115 ,  H05K1/117 ,  H05K2201/0776 ,  H05K2201/09381 ,  H05K2201/09481 ,  H05K2201/09618 ,  H05K2201/09672 ,  H05K2201/09727 ,  H05K2201/0979

Abstract: An electrical contact pad for electrically contacting a connector includes first, second and third regions. The first region is connected to a trace. The second region is adjacent to the first region and has a width less than the first region. The third region is adjacent to the second region and has a width that is greater than the second region. The third region is sized to make contact with a connector. Having the width of the second region be smaller than the width of the first and third regions increases an impedance of the electrical contact pad.

公开(公告)号：EP2811050A4

公开(公告)日：2015-10-07

申请号：EP13744378

申请日：2013-01-30

Applicant: TOPPAN PRINTING CO LTD ,  UNIV GUNMA NAT UNIV CORP

Inventor： TSUCHIDA TETSUYUKI ,  OKUBO TOSHIKAZU ,  SHOHJI IKUO ,  KANO TAKAHIRO

IPC: C23C18/36 ,  C23C18/16 ,  C23C18/44 ,  C23C18/50 ,  H05K1/09 ,  H05K3/24

CPC classification number: H05K1/09 ,  C23C18/1651 ,  C23C18/36 ,  C23C18/44 ,  C23C18/50 ,  H05K3/243 ,  H05K3/244 ,  H05K2201/032 ,  H05K2201/0776 ,  H05K2203/072

Abstract: A wiring substrate (1) includes an electrode (12) including Cu or a Cu alloy, and a plated film (14) including an electroless nickel-plated layer (18) formed on the electrode (12) and an electroless gold-plated layer (22) formed on the electroless nickel-plated layer (18). The electroless nickel-plated layer (18) is formed by co-precipitation of Ni, P, Bi, and S, the electroless nickel-plated layer (18) includes a content of P of 5% by mass or more and less than 10% by mass, a content of Bi of 1 ppm by mass to 1,000 ppm by mass, and a content of S of 1 ppm by mass to 2,000 ppm by mass, and a mass ratio of the content of S to the content of Bi (S/Bi) is more than 1.0.

公开(公告)号：EP2811050A1

公开(公告)日：2014-12-10

申请号：EP13744378.4

申请日：2013-01-30

Applicant: Toppan Printing Co., Ltd. ,  National University Corporation Gunma University

Inventor： TSUCHIDA Tetsuyuki ,  OKUBO Toshikazu ,  SHOHJI Ikuo ,  KANO Takahiro

IPC: C23C18/36 ,  C23C18/44 ,  H05K1/09

CPC classification number: H05K1/09 ,  C23C18/1651 ,  C23C18/36 ,  C23C18/44 ,  C23C18/50 ,  H05K3/243 ,  H05K3/244 ,  H05K2201/032 ,  H05K2201/0776 ,  H05K2203/072

Abstract: A wiring substrate (1) includes an electrode (12) including Cu or a Cu alloy, and a plated film (14) including an electroless nickel-plated layer (18) formed on the electrode (12) and an electroless gold-plated layer (22) formed on the electroless nickel-plated layer (18). The electroless nickel-plated layer (18) is formed by co-precipitation of Ni, P, Bi, and S, the electroless nickel-plated layer (18) includes a content of P of 5% by mass or more and less than 10% by mass, a content of Bi of 1 ppm by mass to 1,000 ppm by mass, and a content of S of 1 ppm by mass to 2,000 ppm by mass, and a mass ratio of the content of S to the content of Bi (S/Bi) is more than 1.0.

Abstract translation: 布线基板（1）包括包含Cu或Cu合金的电极（12）和包括形成在电极（12）上的化学镀镍层（18）的镀膜（14）和无电镀金层 （22）形成在无电镀镍层（18）上。 化学镀镍层（18）通过Ni，P，Bi和S的共沉淀形成，化学镀镍层（18）的P含量为5质量％以上且小于10倍 质量％，Bi含量为1质量ppm〜1,000质量ppm，S含量为1质量ppm〜2000质量ppm，S含量与Bi含量的质量比（ S / Bi）大于1.0。

公开(公告)号：US11937368B2

公开(公告)日：2024-03-19

申请号：US17222185

申请日：2021-04-05

Applicant: OpenLight Photonics, Inc.

Inventor： Christopher Paul Wyland

IPC: H05K1/02 ,  H05K1/11 ,  H05K3/40 ,  H05K3/46

CPC classification number: H05K1/0251 ,  H05K1/115 ,  H05K3/4038 ,  H05K3/46 ,  H05K2201/0776 ,  H05K2201/093

Abstract: Described are various configurations of high-speed via structures. Various embodiments can reduce or entirely eliminate insertion loss in high-speed signal processing environments by using impedance compensation structures that decrease a mismatch in components of a circuit. An impedance compensation structure can include a metallic structure placed near a via to lower an impedance difference between the via and a conductive pathway connected to the via.