公开(公告)号：JP4383487B2

公开(公告)日：2009-12-16

申请号：JP2008066175

申请日：2008-03-14

Applicant: 古河電気工業株式会社

Inventor： 賢一 大賀 ,  悟 座間

IPC: B32B15/08 ,  B32B15/09 ,  C23C18/16 ,  H05K3/00 ,  H05K3/38

CPC classification number: H05K3/022 ,  C22C1/002 ,  C23C18/31 ,  C25D5/50 ,  H05K1/0393 ,  H05K3/181 ,  H05K3/38 ,  H05K2201/0129 ,  H05K2201/0344 ,  H05K2203/1105 ,  Y10T428/24322 ,  Y10T428/31678

公开(公告)号：JP2009530502A

公开(公告)日：2009-08-27

申请号：JP2009501411

申请日：2006-12-21

Applicant: マクダーミッド インコーポレーテッドMacdermid,Incorporated

Inventor： ギャリー・ビー・ラルソン ,  ジェームス・ワトコウスキ ,  ピーター・クカンスキス ,  マーク・ウォジュタスゼック

IPC: C23C18/30 ,  C23C18/20 ,  C23C18/22

CPC classification number: H05K3/181 ,  C08J7/12 ,  C08J7/123 ,  C08J2379/08 ,  C23C18/1651 ,  C23C18/1653 ,  C23C18/2006 ,  C23C18/2086 ,  C23C18/22 ,  C23C18/30 ,  C23C18/32 ,  H05K1/0346 ,  H05K3/381 ,  H05K2201/0344 ,  H05K2203/0793 ,  H05K2203/095 ,  H05K2203/097

Abstract: 【課題】 本発明は、ポリイミド等のポリマー基板の改良されためっき方法に関する。
【解決手段】 本発明は、ポリマー基板をプラズマジェット又はコロナ放電表面処理で表面処理する工程、ポリマー基板を水酸化物及びイオン性パラジウムを含むエッチング液でコンディショニング及びエッチングする工程、ポリマー基板をイオン性パラジウムで活性化する工程、ポリマー基板上のイオン性パラジウムを還元する工程、無電解ニッケル層を調製したポリマー基板上にめっきする工程、及び無電解銅層を無電解ニッケル層上にめっきする工程を含む。 本発明のプロセスは、ポリマー基板を電解めっきするためにポリマー基板を調製する改良された方法を提供する。
【選択図】なし

公开(公告)号：JP2006093650A

公开(公告)日：2006-04-06

申请号：JP2005147102

申请日：2005-05-19

Applicant: Samsung Electro Mech Co Ltd ,  三星電機株式会社

Inventor： MEN DOKUYON ,  SON BYONGUKU ,  BAE JONG SUK ,  KIM TAE-HOON

IPC: H05K3/18 ,  H05K3/24 ,  H05K3/42

CPC classification number: H05K3/4661 ,  C23F1/02 ,  H05K3/108 ,  H05K3/4602 ,  H05K2201/0344 ,  H05K2201/09563

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of a package substrate which can realize a high density fine circuit pattern by preventing undercut formed by VIA open and flash etching.
SOLUTION: The method comprises: a stage of manufacturing a base substrate in which an internal layer circuit pattern is formed by a designated masking process; a stage of forming an insulating layer, performing interlayer electrical insulation, on the base substrate; a stage of forming VIA hole performing interlayer electrical conduction with respect to the insulating layer; a stage of forming seed layer on the insulating layer in which the VIA hole has been formed; and a stage of forming an external layer circuit pattern on the seed layer by the designated masking process. The seed layer is partially and selectively processed in the flash etching in order to prevent the undercut occurring in the VIA open and the external layer circuit pattern.
COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种通过防止由VIA开路和闪光蚀刻形成的底切而实现高密度精细电路图案的封装基板的制造方法。 解决方案：该方法包括：制造其中通过指定的掩蔽处理形成内层电路图案的基底的阶段; 形成绝缘层的阶段，在基底基板上进行层间电绝缘; 形成相对于绝缘层进行层间电导的VIA孔的阶段; 在形成有VIA孔的绝缘层上形成种子层的阶段; 以及通过指定的掩蔽工艺在种子层上形成外部层电路图案的阶段。 在闪光蚀刻中部分地和选择性地处理种子层，以防止在VIA开口和外部层电路图案中发生底切。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP2004519105A

公开(公告)日：2004-06-24

申请号：JP2002565795

申请日：2002-01-15

Applicant: マクダーミド・インコーポレーテツド

Inventor： カスタルデイ，ステイーブン ,  クカンスキス，ピーター ,  サウオスカ，デイビツド ,  ダーソ，フランク ,  フリツツ，デニス

IPC: H01C7/00 ,  H01C17/24 ,  H01C17/242 ,  H01L23/12 ,  H05K1/16 ,  H05K3/06 ,  H05K3/18

CPC classification number: H01C17/24 ,  H01C17/242 ,  H05K1/167 ,  H05K3/027 ,  H05K3/064 ,  H05K3/184 ,  H05K2201/0344 ,  H05K2203/0315 ,  H05K2203/107 ,  H05K2203/1105 ,  H05K2203/1453 ,  H05K2203/171

Abstract: 絶縁基板上の抵抗体をめっきすることにより抵抗体を印刷回路板と集積的に製造することができる方法が示される。 めっきされた抵抗体の均質性およびコンシステンシーを改善するための方法として、めっきされた抵抗体の腐蝕および酸化による絶縁基板の均質化が考察される。 めっきされた抵抗体の抵抗を調整し、安定化するための方法として、トリミングおよびベーキングもまた開示される。

公开(公告)号：JP2004502304A

公开(公告)日：2004-01-22

申请号：JP2002505682

申请日：2001-03-07

Applicant: マクダーミッド インコーポレーテッドMacdermid,Incorporated

Inventor： クカンスキス，　ピーター ,  シュワイカー，　ウィリアム ,  ベングストン，　ジョン ,  ラーソン，　ギャリー　ビー．

IPC: C23C18/18 ,  H01C17/065 ,  H01C17/18 ,  H01L23/12 ,  H05K1/16 ,  H05K3/06 ,  H05K3/18 ,  H05K3/24 ,  H05K3/26 ,  H05K3/38

CPC classification number: H01C17/18 ,  H01C17/065 ,  H01L24/05 ,  H01L2924/12042 ,  H05K1/167 ,  H05K3/064 ,  H05K3/184 ,  H05K3/381 ,  H05K2201/0344 ,  H05K2203/025 ,  H05K2203/0315 ,  H05K2203/0796 ,  H05K2203/095 ,  H05K2203/1453 ,  H01L2924/00

Abstract: 絶縁性基板（１０）上に抵抗体（１６）をめっきすることにより、この抵抗体をプリント回路基板（１０、１３）と一体的に製造出来るプロセスおよびこのプロセスによる生成物が明らかにされている。 被めっき抵抗体のエッチングおよび酸化により絶縁性基板を均一化することが、被めっき抵抗体の均一性および整合性を改良するための技術として明らかにされている。 １つの実施形態では、絶縁性基板が、抵抗性材料のめっきの前に化学エッチングにより処理される。

公开(公告)号：EP2080822B1

公开(公告)日：2017-03-29

申请号：EP06823030.9

申请日：2006-11-06

Applicant: C. Uyemura & Co., Ltd.

Inventor： YAMAMOTO, Hisamitsu

IPC: C25D5/54 ,  C25D5/56 ,  C23C18/16 ,  C23C18/30 ,  C23C18/44 ,  C25D5/02 ,  H05K3/18 ,  H05K3/42 ,  C23C18/20 ,  H05K1/03

CPC classification number: C23C18/44 ,  C23C18/1653 ,  C23C18/2086 ,  C23C18/30 ,  C25D5/02 ,  C25D5/56 ,  H05K1/0346 ,  H05K3/181 ,  H05K3/422 ,  H05K3/427 ,  H05K2201/0344 ,  H05K2203/124

公开(公告)号：EP1667507B1

公开(公告)日：2012-02-01

申请号：EP06003717.3

申请日：1999-09-14

Applicant: IBIDEN CO., LTD.

Inventor： En, Honchin ,  Nakai, Tohru ,  Oki, Takeo ,  Hirose, Naohiro ,  Noda, Kouta

IPC: H05K3/18 ,  H05K3/46 ,  H05K1/09 ,  C25D5/18 ,  C23C18/34

CPC classification number: H05K3/4644 ,  C23C18/1607 ,  C23C18/1653 ,  C23C18/22 ,  C23C18/30 ,  C23C18/34 ,  C23C18/405 ,  C23C28/00 ,  C23C28/023 ,  C23C28/42 ,  C25D3/38 ,  C25D5/022 ,  C25D5/18 ,  C25D5/34 ,  C25D7/123 ,  H01L2224/16225 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K3/0038 ,  H05K3/108 ,  H05K3/181 ,  H05K3/241 ,  H05K3/381 ,  H05K3/382 ,  H05K3/384 ,  H05K3/421 ,  H05K3/423 ,  H05K3/427 ,  H05K3/4602 ,  H05K3/4652 ,  H05K3/4661 ,  H05K2201/0215 ,  H05K2201/0344 ,  H05K2201/0347 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2203/0353 ,  H05K2203/0723 ,  H05K2203/1476 ,  H05K2203/1492 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165

公开(公告)号：EP1923489A2

公开(公告)日：2008-05-21

申请号：EP08152454.8

申请日：1999-09-14

Applicant: Ibiden Co., Ltd.

Inventor： En, Honchin ,  Nakai, Tohru ,  Oki, Takeo ,  Hirose, Naohiro ,  Noda, Kouta

IPC: C25D5/18

CPC classification number: H05K3/4644 ,  C23C18/1607 ,  C23C18/1653 ,  C23C18/22 ,  C23C18/30 ,  C23C18/34 ,  C23C18/405 ,  C23C28/00 ,  C23C28/023 ,  C23C28/42 ,  C25D3/38 ,  C25D5/022 ,  C25D5/18 ,  C25D5/34 ,  C25D7/123 ,  H01L2224/16225 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K3/0038 ,  H05K3/108 ,  H05K3/181 ,  H05K3/241 ,  H05K3/381 ,  H05K3/382 ,  H05K3/384 ,  H05K3/421 ,  H05K3/423 ,  H05K3/427 ,  H05K3/4602 ,  H05K3/4652 ,  H05K3/4661 ,  H05K2201/0215 ,  H05K2201/0344 ,  H05K2201/0347 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2203/0353 ,  H05K2203/0723 ,  H05K2203/1476 ,  H05K2203/1492 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: A multilayer printed circuit board (5010) comprises a core board (5030) and, as constructed on both sides thereof, a buildup wiring layer obtainable by building up an interlayer resin insulating layer (5050, 5150) and a conductor layer (5058, 5158) alternately with said conductor layers (5058, 5158) being interconnected by via holes (5160). The via holes (5060, 5160) are formed immediately over plated-through holes (5036) in the manner of plugging the through holes (5016) in the core board (5030). In a process for manufacturing the multilayer printed circuit board (5010), the through holes (5016) are pierced by laser light to be not larger than 200 µm in diameter.

Abstract translation: 多层印刷电路板（5010）包括芯板（5030），并且在其两侧构造有通过建立层间树脂绝缘层（5050,5150）和导体层（5058,5158）可获得的积层布线层 ）与所述导体层（5058,5158）交替地通过通孔（5160）互连。 通孔（5060,5160）以堵塞芯板（5030）中的通孔（5016）的方式形成在电镀穿通孔（5036）的正上方。 在制造多层印刷电路板（5010）的方法中，通孔（5016）被激光穿透直径不大于200μm。

公开(公告)号：EP1295337A4

公开(公告)日：2004-08-18

申请号：EP01914736

申请日：2001-03-07

Applicant: MACDERMID INC

Inventor： KUKANSKIS PETER ,  LARSON GARY B ,  BENGSTON JON ,  SCHWEIKHER WILLIAM

IPC: C23C18/18 ,  H01C17/065 ,  H01C17/18 ,  H01L23/12 ,  H05K1/16 ,  H05K3/06 ,  H05K3/18 ,  H05K3/24 ,  H05K3/26 ,  H05K3/38

CPC classification number: H01C17/18 ,  H01C17/065 ,  H01L24/05 ,  H01L2924/12042 ,  H05K1/167 ,  H05K3/064 ,  H05K3/184 ,  H05K3/381 ,  H05K2201/0344 ,  H05K2203/025 ,  H05K2203/0315 ,  H05K2203/0796 ,  H05K2203/095 ,  H05K2203/1453 ,  H01L2924/00

Abstract: A process and product manufactured by the process is revealed whereby resistors (16) can be manufactured integral a printed circuit board (10, 13) by plating the resistors onto an insulative substrate (10). Uniformization of the insulative substrate by etching and oxidation of the plated resistor are revealed as techniques for improving the uniformity and consistency of the plated resistors.

公开(公告)号：EP1194021A3

公开(公告)日：2003-07-23

申请号：EP01122596.8

申请日：2001-09-26

Applicant: Hitachi, Ltd. ,  NITTO DENKO CORPORATION

Inventor： Suwa, Tokihito, Hitachi Research Laboratory ,  Tanaka, Atsushi ,  Tanigawa, Satoshi ,  Fujii, Hirofumi ,  Mune, Kazunori

IPC: H05K3/40 ,  H05K3/46

CPC classification number: H05K3/4644 ,  H05K1/09 ,  H05K3/108 ,  H05K3/388 ,  H05K3/423 ,  H05K3/4602 ,  H05K3/4623 ,  H05K2201/0344 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/09563 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: To provide a method of producing a multilayer printed wiring board that can be intended to have low-profile, light-weight and high-density wiring of a printed wiring board, and a multilayer printed wiring board produced by the method of producing a multilayer printed wiring board, the double-sided substrate is produced by the steps of forming an insulating resin layer (2) on a metal foil (1); of forming a via hole (3) in the insulating resin layer (2); of forming a first circuit pattern (4) on the insulating resin layer (2) and forming a conductive layer (5) in the via hole (3), by plating; and of etching the metal foil (1) to form it into a second circuit pattern (6). The produced double-sided substrate (7) is used as a core substrate for producing multilayer printed wiring board by a laminate-en-bloc or a build-up method.