-
公开(公告)号：FR3007520A1
公开(公告)日：2014-12-26
申请号：FR1356085
申请日：2013-06-25
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： FIORI VINCENT , BAR PIERRE , GALLOIS-GARREIGNOT SEBASTIEN
Abstract: Système comprenant : - un objet (OBJ) comprenant au moins quatre résistances planes (R1, R2, R3, R4) disposées sur une même surface plane de l'objet, l'une au moins des résistances (R4) ayant une géométrie différente des autres, - des moyens configurés pour mesurer une variation de résistance desdites résistances (MRES), - des moyens configurés pour déterminer un champ de contraintes à partir d'un système d'équations faisant intervenir ledit champ de contraintes, des valeurs de variations de valeurs résistives mesurées et des paramètres de sensibilité des résistances (DCHP). L'invention concerne aussi un procédé de détermination d'un champ de contraintes.
-
公开(公告)号：FR3006833A1
公开(公告)日：2014-12-12
申请号：FR1355251
申请日：2013-06-07
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS PVT LTD
Inventor： LE TUAL STEPHANE , SINGH PRATAP NARAYAN
Abstract: L'invention concerne un circuit comprenant : un premier transistor (202) ayant un premier noeud de courant principal couplé à un premier signal de tension (CNVDD), un noeud de commande couplé à un deuxième signal de tension (CPVDD) et un deuxième noeud de courant principal couplé à un noeud de sortie (206) du circuit ; un deuxième transistor (204) ayant un premier noeud de courant principal couplé à un troisième signal de tension (CNGND), un noeud de commande couplé à un quatrième signal de tension (CPGND) et un deuxième noeud de courant principal couplé au noeud de sortie du circuit ; et une circuiterie (210, 212) adaptée à générer les premier, deuxième, troisième et quatrième signaux de tension sur la base d'une paire de signaux d'entrée différentiels (CP, CN), dans laquelle les premier et deuxième signaux de tension sont tous les deux référencés par rapport à une première tension d'alimentation (VDD) et dans laquelle les troisième et quatrième signaux de tension sont tous les deux référencés par rapport à une deuxième tension d'alimentation (GND).
-
公开(公告)号：FR3006809A1
公开(公告)日：2014-12-12
申请号：FR1355267
申请日：2013-06-07
Applicant: ST MICROELECTRONICS SA
Inventor： HASBANI FREDERIC , DI GILIO THIERRY
IPC: H01L27/092 , H03F3/30
Abstract: L'invention concerne une cellule MOS réalisée dans une technologie silicium entièrement déplété sur isolant, comportant au moins un premier transistor NMOS (1N) et au moins un deuxième transistor PMOS (1P) ou NMOS, formés dans un couche de silicium au-dessus d'une couche en matériau isolant, un premier caisson de type N (2N) et un deuxième caisson de type P (2P) ou de type N, étant réalisés, sous la couche isolante, respectivement à l'aplomb des premier et des deuxième transistors, dans une couche de type N présente sur un substrat de type P, une source du premier transistor NMOS étant polarisée à un potentiel négatif par rapport à un potentiel de polarisation du substrat, ledit caisson (2N) de ce premier transistor étant polarisé à un potentiel positif ou nul par rapport au potentiel de polarisation du substrat.
-
公开(公告)号：FR3006806A1
公开(公告)日：2014-12-12
申请号：FR1355246
申请日：2013-06-07
Applicant: ST MICROELECTRONICS SA
Inventor： DUTARTRE DIDIER
Abstract: L'invention concerne un procédé de fabrication de composants sur une couche de SOI (50) revêtue d'une couche de silicium-germanium (54) formée par dépôt épitaxial, dans lequel le bilan thermique des recuits réalisés après le dépôt épitaxial est tel que la concentration en germanium demeure plus élevée dans la couche épitaxiée que dans la couche de SOI.
-
公开(公告)号：FR3003996A1
公开(公告)日：2014-10-03
申请号：FR1352849
申请日：2013-03-28
Inventor： CLERC SYLVAIN , ABOUZEID FADY , GIRAUD BASTIEN , NOEL JEAN-PHILIPPE , ROCHE PHILIPPE , THONNART YVAIN
IPC: H01L21/00 , G06F1/04 , H03K5/19 , H03K19/003 , H03K19/08
Abstract: Procédé de commande d'un circuit intégré, comportant : -la fourniture (100) d'un circuit intégré comprenant : • une pluralité de cellules logiques, incluant chacune des premier et second transistors à effet de champ ; • une cellule d'arbre d'horloge, incluant des troisième et quatrième transistors à effet de champ ; -l'application (102) de première et seconde différences de potentiel électrique de grille arrière sur les, respectivement, premier et second transistors de mêmes cellules logiques ; -l'application (104) d'une troisième différence de potentiel électrique de grille arrière sur le troisième transistor, présentant une valeur supérieure à la première différence de potentiel appliquée au même moment, ou -l'application d'une quatrième différence de potentiel électrique de grille arrière sur le quatrième transistor, présentant une valeur supérieure à la seconde différence de potentiel appliquée au même moment.
-
Patent Agency Ranking
公开(公告)号：FR3002813A1
公开(公告)日：2014-09-05
申请号：FR1351827
申请日：2013-03-01
Applicant: ST MICROELECTRONICS SA , COMMISSARIAT ENERGIE ATOMIQUE
Inventor： MORAND YVES , WACQUEZ ROMAIN , GRENOUILLET LAURENT , LE TIEC YANNICK , VINET MAUD
IPC: H01L21/335 , H01L29/772
Abstract: L'invention concerne un procédé de fabrication d'un transistor MOS à ailette à partir d'une structure de type SOI comportant une couche semiconductrice (101) sur une couche d'oxyde de silicium (103) revêtant un support semiconducteur (105), ce procédé comprenant les étapes suivantes : a) former, depuis la surface de la couche semiconductrice (101), au moins une tranchée délimitant au moins une ailette (107) dans la couche semiconductrice (101) et s'étendant jusqu'à la surface du support semiconducteur (105) ; b) graver les flancs d'une partie de la couche d'oxyde de silicium (103) située sous l'ailette (107) de façon à former au moins un renfoncement sous l'ailette ; et c) remplir le renfoncement d'un matériau (209) gravable sélectivement par rapport à l'oxyde de silicium.
-
公开(公告)号：FR3002391A1
公开(公告)日：2014-08-22
申请号：FR1351448
申请日：2013-02-20
Applicant: ST MICROELECTRONICS SA , ASS SUPELEC
Inventor： LE DORTZ NICOLAS , SIMON THIERRY , URARD PASCAL , LELANDAIS-PERRAULT CAROLINE
Abstract: Selon un mode de mise en œuvre le procédé comprend une estimation comportant d'une part un traitement de corrélation (BCR1, BCR2) faisant intervenir au moins une partie du signal échantillonné, au moins une partie d'au moins un premier signal (SS1) tiré d'un signal dérivé (xD [k]) représentatif d'une dérivée temporelle du signal échantillonné et au moins une partie de N signaux filtrés partiels ((&bgr;i[k]) respectivement représentatifs de N différences pondérées entre N paires de versions encadrantes du signal échantillonné, N étant supérieur ou égal à 1, et d'autre part un traitement matriciel (MTM) sur les résultats de ce traitement de corrélation, et un traitement de correction (MCR) des M-1 trains faisant respectivement intervenir M-1 deuxièmes signaux tirés dudit signal dérivé et ledit jeu de M-1 coefficients de décalage.
-
公开(公告)号：FR2993405B1
公开(公告)日：2014-08-22
申请号：FR1256804
申请日：2012-07-13
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS SA
Inventor： FENOUILLET-BERANGER CLAIRE , FONTENEAU PASCAL
IPC: H01L23/62 , H01L27/088
-
公开(公告)号：FR3001831A1
公开(公告)日：2014-08-08
申请号：FR1350941
申请日：2013-02-04
Inventor： NIEBOJEWSKI HEIMANU , MORAND YVES , LE ROYER CYRILLE
Abstract: L'invention concerne un transistor MOS comprenant, au-dessus d'un isolant de grille (4), un empilement conducteur de grille (6-7) ayant une hauteur, une longueur et une largeur, cet empilement ayant une partie basse (6) voisine de l'isolant de grille et une partie haute (7 ; 27 ; 50), dans lequel ledit empilement a une première longueur (L1) dans sa partie basse, et une deuxième longueur (L2) inférieure à la première longueur dans sa partie haute.
-
公开(公告)号：FR3001577A1
公开(公告)日：2014-08-01
申请号：FR1350770
申请日：2013-01-30
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： CHAPELON LAURENT-LUC , ANCEY PASCAL , LHOSTIS SANDRINE
IPC: H01L23/36 , H01L25/065
Abstract: Structure intégrée, comprenant un support (7) supportant au moins une puce (1) et un boîtier de dissipation thermique (4), fixé à ladite puce, thermiquement conducteur et thermiquement dilatable de façon compatible avec ladite puce.
-
-
-
-
-
-
-
-
-
Search Results
4906
records
(took 0.031 seconds)
