-
-
公开(公告)号：KR1019950001166B1
公开(公告)日：1995-02-11
申请号：KR1019920006117
申请日：1992-07-13
Applicant: 한국전자통신연구원
IPC: H01L29/00
Abstract: The method includes the steps of forming an undoped GaAs layer (108), an N GaAs layer (107), and an N+ GaAs layer (106) on the insulating GaAs substrate (109), forming an electron channel layer thereon, and forming a sulfur film (110) on the electron channel layer to form a passivation film (104) on the sulfur film (110). The sulfur layer (110) is formed by surface-treating the electron channel layer with a sulfur system ((NH4)2Sx) solution, thereby reducing the gate leakage current of MESFET.
Abstract translation: 该方法包括以下步骤：在绝缘GaAs衬底（109）上形成未掺杂的GaAs层（108），N GaAs层（107）和N + GaAs层（106），在其上形成电子通道层，并形成 硫膜（110），以在硫膜（110）上形成钝化膜（104）。 通过用硫系（（NH 4）2S x）溶液表面处理电子通道层形成硫层（110），从而降低MESFET的栅极漏电流。
-
-
公开(公告)号：KR1019940007666B1
公开(公告)日：1994-08-22
申请号：KR1019900021812
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L29/772
CPC classification number: H01L29/66878 , H01L21/28587
Abstract: The method manufactures a self-align GaAs field effect transistor by using a heat-resisting gate. The method comprises the steps of: (A) forming a photosensitive pattern (124) and injecting n-type impurity on an active region; (B) removing a pattern (124) and forming a silicon layer (122) and a metal layer (123); (C) forming a photosensitive pattern to define a gate region; (D) removing a metal layer (123) and a silicon layer (122) by a mask to form a gate; (E) forming a source/drain region and injecting n-type impurity; (F) forming a metal silicide by thermal process; and (G) forming an ohmic electrode (126) on a source/drain region.
Abstract translation: 该方法通过使用耐热栅极制造自对准GaAs场效应晶体管。 该方法包括以下步骤：（A）在活性区上形成感光图案（124）并注入n型杂质; （B）去除图案（124）并形成硅层（122）和金属层（123）; （C）形成感光图形以限定栅极区域; （D）通过掩模去除金属层（123）和硅层（122）以形成栅极; （E）形成源极/漏极区域并注入n型杂质; （F）通过热处理形成金属硅化物; 和（G）在源极/漏极区上形成欧姆电极（126）。
-
-
Patent Agency Ranking
-
公开(公告)号：KR100392371B1
公开(公告)日：2003-07-22
申请号：KR1020000059175
申请日：2000-10-09
Applicant: 한국전자통신연구원
IPC: H03H7/18
Abstract: PURPOSE: A phase displacement unit having a low insertion loss variation is provided, which has extremely low variation of an insertion loss within a designed frequency range, by making an insertion loss when operating as a low pass filter similar to an insertion loss when operating as a high pass filter. CONSTITUTION: MESFET(105a,106,105b) are connected in serial between an input port(101) and an output port(102). A capacitor(110a) is connected between a source and a drain of the MESFET(105a). An inductor(111a), a resistor(400a), a resistor(400b) and an inductor(111b) are connected in serial from a source to a drain of the MESFET(106). And a capacitor(110b) is connected between a source and a drain of the MESFET(105b). Also, MESFET(107,108) are connected in serial between a connection node(A) of the resistors(400a,400b) and a ground, and an inductor(112) is connected between a source and a drain of a MESFET(108). Gates of each MESFET are connected to a resistor, and each MESFET receives a bias signal applied to signal ports(103,104) through the resistor.
Abstract translation: 本发明提供一种具有低插入损耗变化量的相位移动单元，其在设计频率范围内具有极低的插入损耗变化，通过在作为低通滤波器工作时产生插入损耗， 高通滤波器。 构成：MESFET（105a，106,105b）串联连接在输入端口（101）和输出端口（102）之间。 电容器（110a）连接在MESFET（105a）的源极和漏极之间。 电感器（111a），电阻器（400a），电阻器（400b）和电感器（111b）从MESFET（106）的源极到漏极串联连接。 并且电容器（110b）连接在MESFET（105b）的源极和漏极之间。 而且，MESFET（107,108）串联连接在电阻器（400a，400b）的连接节点（A）和地之间，并且电感器（112）连接在MESFET（108）的源极和漏极之间。 每个MESFET的栅极连接到电阻器，并且每个MESFET接收通过该电阻器施加到信号端口（103,104）的偏置信号。
-
公开(公告)号：KR100298831B1
公开(公告)日：2001-11-30
申请号：KR1019980053145
申请日：1998-12-04
IPC: H01L21/027
Abstract: 본 발명은 뒷면 공정을 위한 마스크 정렬 마크 패턴에 관한 것으로서, 특히, 뒷면 가공용 마스크 플레이트의 앞면에 형성된 마크(21)보다 중심에서부터 바깥쪽으로 넓어지도록 구성하였으며, 이 때, 상기 뒷면 공정을 위한 마스크 정렬 마크 패턴(22)은 바깥쪽으로 갈수록 5 um까지 넓어지도록 구성되였으며, 크롬막의 식각에 의해 형성되어, 개구면적이 목표 마크보다 크기 때문에 휘도가 나쁘더라도 용이하게 앞면의 마크를 찾을 수 있을 뿐만 아니라, 웨이퍼의 각도가 맞지 않았더라도 조작자가 용이하게 회전할 방향을 알 수 있으며, 중심은 앞면 마크와 일치하기 때문에 최종적으로는 중심부에서 정렬을 하면 정렬의 정확도도 향상된다는 효과가 있다.
-
公开(公告)号：KR100281745B1
公开(公告)日：2001-02-15
申请号：KR1019980053143
申请日：1998-12-04
IPC: H04B7/26
Abstract: 본 발명은 일 대 다의 단방향 통신을 위한 송/수신장치에 관한 것으로서, 그 내부에 채널 선택회로, 전압 제어 발진기(VCO) 및 위상 고정 루프(PLL)를 더 포함하여 송신측에서 공통 채널 또는 임의의 수신장치에 해당하는 채널을 선택하여 데이터를 전송하면, 수신측에서는 대기 상태에서 한 개의 발진기에 의해 공통 채널과 자신의 특정 채널을 교대로 스캔하여 신호가 들어오는 채널을 검색한 후, 그 채널을 통해 송신측에서 전송되는 데이터를 수신함으로써, 하나의 집단내에서 일대 다의 통신이 가능하도록 한다는 특징이 있다.
-
公开(公告)号：KR100276077B1
公开(公告)日：2001-01-15
申请号：KR1019980016753
申请日：1998-05-11
IPC: H01L29/12
Abstract: PURPOSE: A method for forming a fine T-shaped gate electrode is provided to reduce leakage current of a gate by forming a fine gate having a long leg. CONSTITUTION: An ohmic metallic layer(4) is formed by growing an active layer(2) and a cap layer(3) on a substrate(1). The first insulating layer(5) is formed thereon. The first resist and the second resist are applied on the first insulating layer(5). A head pattern and a leg pattern of a T-shaped gate are by exposing and developing the first resist and the second resist. A length of the gate is controlled by forming the second insulating layer on the gate pattern. A part of the first insulating layer(5) located on the gate leg pattern is etched by using an amorphous etch method. A multi-gate recess process is performed. A gate metal(12) is deposited by using an electron beam. A T-shaped gate(12) is formed by performing a lift-off process.
Abstract translation: 目的：提供一种用于形成精细T形栅电极的方法，以通过形成具有长支脚的细门来减小栅极的漏电流。 构成：通过在衬底（1）上生长活性层（2）和覆盖层（3）来形成欧姆金属层（4）。 第一绝缘层（5）形成在其上。 将第一抗蚀剂和第二抗蚀剂施加在第一绝缘层（5）上。 通过使第一抗蚀剂和第二抗蚀剂曝光和显影，T形门的头部图案和腿部图案。 通过在栅极图案上形成第二绝缘层来控制栅极的长度。 通过使用非晶蚀刻方法蚀刻位于栅极腿图案上的第一绝缘层（5）的一部分。 执行多栅极凹槽工艺。 通过使用电子束沉积栅极金属（12）。 通过执行剥离过程形成T形门（12）。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.016 seconds)
