-
公开(公告)号：KR100279753B1
公开(公告)日：2001-03-02
申请号：KR1019970065704
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: 본 발명은 반도체 집적회로 제조공정을 이용한 인덕터 제조방법에관한 것으로서, 실리콘 기판상에 제 1 유전체층을 형성하고, 이 유전체층상에 실리콘 기판상의 능동소자와 접속되는 소정의 폭을 가지는 1차 금속배선을 형성하고, 상기 기판의 전면에 SiO2/SOG/SiO2 구조의 제 2 유전체층을 형성하고 이를 패터닝하여 상기 1차 금속 배선의 일단부를 노출시키는 비아홀을 형성하며, 상기 기판의 전면에 리플로우법을 이용하여 2-5㎛의 두께를 가지는 TiN과 알루미늄으로 이루어진 2차 금속층을 형성하고, 이 2차 금속층 상에 나선형 형상을 가지며 유전체로된 인덕터 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막 중 어느 하나로 형성된 인덕터 패턴용 식각 마스크를 형성하고, 상기 식각 마스크를 통해 노출된 2차 금속층을 식각하여 인덕터 코일을 형� ��함으로써, 식각시 발생하는 염소 가스에의한 금속 배선의 부식을 최대한 억제할 수 있고, 같은 칩내에 디지탈 IC, 아날로그 IC, 고주파 IC를 집적화할 수 있는 효과를 갖는다.
-
公开(公告)号：KR100240647B1
公开(公告)日：2000-01-15
申请号：KR1019970039496
申请日：1997-08-20
Applicant: 한국전자통신연구원
IPC: H01L27/108
Abstract: 본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 모노리딕 실리콘 고주파 집적회로에 적용되는 엠 아이 엠(이하 MIM이라 한다) 캐패시터 제조 방법에 관한 것이다.
고주파 직접회로에 적용되는 스파이럴 인덕터 및 캐패시터의 제조시, 실리콘 기판의 도전성으로 인한 전자파의 손실 및 금속선의 저항과 기판 사이의 기생성분 등의 영향때문에, 큰 캐패시턴스를 가지면서 성능이 우수한 캐패시터를 구현하는데 많은 어려움이 있다. 특히 MIM 캐패시터 제조시, 다층 금속배선 공정에서 캐패시터를 위한 여분의 금속배선 공정이 필요하므로 공정이 복잡해지고 수율이 떨어지는 문제점이 발생한다.
본 발명에서는 여분의 금속배선 공정이 필요 없고 모노리딕 실리콘 고주파 집적회로에 적용되는 MIM 캐패시터의 새로운 제조 방법을 제시한다.-
公开(公告)号：KR100205051B1
公开(公告)日：1999-06-15
申请号：KR1019950054549
申请日：1995-12-22
Applicant: 한국전자통신연구원
CPC classification number: H01J9/025 , H01J2201/30423
Abstract: 본 발명은 필드에미션 디스플레이 소자의 제조방법에 관한 것으로 전자방출음극과 게이트 전극의 간격을 적절히 조절할 수 있으며 균일한 형상을 갖는 전자방출음극을 형성하는 방법을 포함하는 필드 에미션 디스플레이 소자의 제조방법에 관한 것이다. 상술한 본 발명의 특징은 트렌치의 측벽을 통해 노출된 게이트 전극용 막을 열산화하여 열산화막을 형성하고 전자방출음극을 정의하기 위한 식각공정시 상기 게이트 전극의 측면에 형성되어 있는 열산화막을 제거함으로써 게이트 전극과 게이트 절연막을 공간적으로 분리한다. 이러한 방법에 따르면 게이트 전극의 측면에 형성되는 열산화막을 정밀하게 제어할 수 있어 게이트 전극과 전자방출음극간의 간격을 정확하게 조절할 수 있으며, 전자방출음극의 형상을 균일화할 수 있다.
-
公开(公告)号：KR1019990016810A
公开(公告)日：1999-03-15
申请号：KR1019970039496
申请日：1997-08-20
Applicant: 한국전자통신연구원
IPC: H01L27/108
Abstract: 본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 모노리딕 실리콘 고주파 집적회로에 적용되는 엠 아이 엠(이하 MIM이라 한다) 캐패시터 제조 방법에 관한 것이다.
고주파 직접회로에 적용되는 스파이럴 인덕터 및 캐패시터의 제조시, 실리콘 기판의 도전성으로 인한 전자파의 손실 및 금속선의 저항과 기판 사이의 기생성분 등의 영향때문에, 큰 캐패시턴스를 가지면서 성능이 우수한 캐패시터를 구현하는데 많은 어려움이 있다. 특히 MIM 캐패시터 제조시, 다층 금속배선 공정에서 캐패시터를 위한 여분의 금속배선 공정이 필요하므로 공정이 복잡해지고 수율이 떨어지는 문제점이 발생한다.
본 발명에서는 여분의 금속배선 공정이 필요 없고 모노리딕 실리콘 고주파 집적회로에 적용되는 MIM 캐패시터의 새로운 제조 방법을 제시한다.-
公开(公告)号：KR100138853B1
公开(公告)日：1998-06-01
申请号：KR1019940028804
申请日：1994-11-03
Applicant: 한국전자통신연구원
IPC: H01L21/265 , H01L21/31
Abstract: 본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(IMD; inter metal dielelectric)으로 SOG(spin-on glass)를 사용하는 반도체 장치의 제조방법에 관한 것으로서, 특히 플라즈마 방법을 이용하여 양질의 SOG 박막을 형성시킬 수 있는 경화(curing) 방법에 관한 것이다.
본 발명은 절연막으로 SOG(Spin-On Glass)를 사용하는 반도체 장치의 제조방법에 있어서, SOG의 경화처리(curing)를 플라즈마 방법, 또는 기존의 열처리 방법과 병하여 수행함으로써, SOG막 내에 잔류하는 Si-OH 결합 및 휘발성 유기물과 H
2 O를 제거한다.-
Patent Agency Ranking
公开(公告)号：KR1019970077186A
公开(公告)日：1997-12-12
申请号：KR1019960014321
申请日：1996-05-02
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 다층 금속배선 구조 및 그 제조방법에 관한 것으로, 종래의 제조방법이 1차 배선, 비아 홀, 2차 배선의 순서로 진행하는 반면, 본 발명은 비아 홀 대신에 비아기등을 이용하여, 1차 배선과 비아기등을 하나의 금속도전층으로 금속막의 식각시감광제와의 선택비 차이를 이용하여 한꺼번에 형성하며, 이어서 PECVD 산화막과 SOG 박막을 이용하여 1차 금속배선의 갭-채움과 평탄화를 수행하고 CMP 혹은 에치백등의 기술을 이용하여 비아기등의 최상단면이 노출되고 완전히 평탄화가 이루어진 상태에서 2차 금속배선을 완성하는 것으로, 2차 금속배선 이전까지의 단계를 반복수행함으로써, 다층 금속배선을 쉽게 가능하도록 한다.
-
公开(公告)号：KR1019970051709A
公开(公告)日：1997-07-29
申请号：KR1019950052683
申请日：1995-12-20
Applicant: 한국전자통신연구원
Abstract: 본 발명은 전계 방출 소자의 제조방법에 관한 것으로서, 불순물이 고농도로 도핑된 실리콘기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뾰족해지도록 팁의 표면과 실리콘기판의 표면을 열 산화시켜 산화막을 형성하는 공정과, 상기 실리콘기판과 탭이 노출되도록 보호막과 산화막을 제거하고 상기 실리콘 기판과 팁의 상부에 CVD 방법으로 게이트 절연막을 형성하는 공정과, 상기 게이트절연막의 상부에 게이트전극을 형성하는 공정과, 상기 게이트 절연막의 상부에 게이트전극의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막을 에치백하여 제거함과 동시 상기 팁과 대응하는 부분의 게이트전극을 제거하여 상기 게이트 절연막을 제거하여 게이트 절연막을 노출시키는 공정과, 상기 게이트 전극을 식각 마스크로 사용하여 상기 게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 측방향으로도 제거되어 게이트 전극이 오버 행되도록 습식식각하여 상기 팁을 노출시키는 공정을 구비한다. 따라서, 팁과 게이트 전극을 자기 정렬시켜 팁과 게이트 전극의 간격을 일정하여 전계가 방출되는 방향을 일정하게 하고, 또한, 전계 방출 전류의 균일도를 향상시킬 수 있다.
-
-
-
公开(公告)号：KR1020160096795A
公开(公告)日：2016-08-17
申请号：KR1020150018208
申请日：2015-02-05
Applicant: 한국전자통신연구원
CPC classification number: H03F1/42 , H03F1/0277 , H03F1/56 , H03F3/193 , H03F3/245 , H03F3/45188 , H03F3/72 , H03F2200/111 , H03F2200/451 , H03F2200/555 , H03F2203/45056 , H03F2203/7209 , H03F1/301 , H03F3/211 , H03F3/601
Abstract: 본발명은무선통신단말기및 시스템내에장착되는전력증폭장치에관한것이다. 본발명의일 측면에따르면, 광대역주파수선택이가능한재구성전력증폭장치가제공된다. 재구성전력증폭장치는 RF 신호를입력받는입력트랜지스터및 분할된복수의공통게이트로형성되며상기 RF 신호를증폭하는복수의공통게이트트랜지스터에공통게이트바이어스전압을인가하여광대역주파수를선택하는재구성적응전력셀을포함할수 있다.
Abstract translation: 本发明涉及一种安装在系统中的无线通信终端和功率放大装置。 根据本发明的实施例，提供了能够选择宽带频率的可重新配置的功率放大装置。 可重构功率放大装置包括：输入晶体管，被配置为接收RF信号; 以及由多个分开的公共栅极组成的可配置自适应功率单元，并且被配置为向放大所述RF信号以选择宽带频率的多个公共栅极晶体管施加公共栅极偏置电压。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.049 seconds)
