-
公开(公告)号：KR1020110011533A
公开(公告)日：2011-02-08
申请号：KR1020100056982
申请日：2010-06-16
Applicant: 한국전자통신연구원
Abstract: PURPOSE: An absolute difference operation device is provided to use one adder and one comparator, thereby performing absolute difference operation with a low logic surface load. CONSTITUTION: A comparator(410) compares the size between two integers. According to the comparing result, the first and the second selectors(420,430) respectively select/output one among two integers. An inverter(440) mending-process a selection result value of the second selector. An adder(450) adds 1 and a value which is mending-processes by the inverter and the selection result value of the first selector.
Abstract translation: 目的：提供绝对差分运算器件，使用一个加法器和一个比较器，从而在低逻辑表面负载下执行绝对差运算。 构成：比较器（410）比较两个整数之间的大小。 根据比较结果，第一和第二选择器（420,430）分别选择/输出两个整数之一。 逆变器（440）对第二选择器的选择结果值进行修补处理。 加法器（450）将反相器进行修补处理的值和第一选择器的选择结果值相加1。
-
公开(公告)号：KR1020110011528A
公开(公告)日：2011-02-08
申请号：KR1020100052154
申请日：2010-06-03
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A DMA controller with an interrupt control processor is provided to reduce interrupt control load of a main processors. CONSTITUTION: A DMA(Direct Memory Access) channel register bank(240) stores a DMA channel operation request and a DMA set point. An interrupt control processor(250) performs a control program stored in a program memory(220). A DMA channel control module(270) controls operation of a DMA channel(150) according to the DMA set value by responding to a DMA channel activation command. An interrupt/DMA request and cancel module(260) generates a release signal about an interrupt processed by the interrupt control processor.
Abstract translation: 目的：提供具有中断控制处理器的DMA控制器，以减少主处理器的中断控制负载。 构成：DMA（直接存储器访问）通道寄存器组（240）存储DMA通道操作请求和DMA设定点。 中断控制处理器（250）执行存储在程序存储器（220）中的控制程序。 DMA通道控制模块（270）通过响应DMA通道激活命令，根据DMA设定值来控制DMA通道（150）的操作。 中断/ DMA请求和取消模块（260）产生关于由中断控制处理器处理的中断的释放信号。
-
公开(公告)号：KR1020100070821A
公开(公告)日：2010-06-28
申请号：KR1020080129544
申请日：2008-12-18
Applicant: 한국전자통신연구원
CPC classification number: G06F9/268 , G06F9/30029
Abstract: PURPOSE: An interrupt processing system is provided to improve the system efficiency by generating an interrupt signal only in a certain circumference. CONSTITUTION: Interrupt sources(241-24n) generate an interrupt signal. When the interrupt signal is activated, complex interrupt generators(231-23m) generate active complex interrupt signal. A logic operation unit generates the complex interrupt signal by performing an AND or OR operation according to a mode selection signal. Interrupt signal receivers detect the logic state of interrupt signals in consideration of a first control signal, and transfers the logic state to the operation unit selectively in consideration of the second control signal.
Abstract translation: 目的：提供中断处理系统，通过仅在一定周长内产生中断信号来提高系统效率。 构成：中断源（241-24n）产生一个中断信号。 当中断信号被激活时，复杂的中断发生器（231-23m）产生有效的复合中断信号。 逻辑运算单元通过根据模式选择信号执行“与”或“或”运算来生成复合中断信号。 考虑到第一控制信号，中断信号接收器检测中断信号的逻辑状态，并考虑到第二控制信号选择性地将逻辑状态传送到操作单元。
-
公开(公告)号：KR100951847B1
公开(公告)日：2010-04-12
申请号：KR1020080015685
申请日：2008-02-21
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가변 블록 움직임 추정을 위한 SAD 계산 방법 및 장치에 관한 것으로 한번에 복수개의 현재 프레임 매크로 블록에 대한 SAD를 구할 수 있는 방법 및 장치에 관한 것이다.
본 발명은 적어도 하나의 PE가 행렬 형태로 배열되고 상기 행렬은 연속된 복수의 현재 프레임 매크로 블록에 포함되는 적어도 하나의 픽셀의 SAD 값을 동시에 계산하는 PE 배열부, 현재 프레임 매크로 블록 데이터, 참조 프레임 매크로 블록 데이터 및 참조 프레임 검색 영역 데이터를 포함하고 상기 PE 배열부에 포함되는 각 PE로 상기 데이터들을 전송하는 로컬 메모리 및 상기 로컬 메모리에 포함된 상기 데이터들을 상기 PE 배열부에 포함되는 각 PE가 연산하는 적어도 하나의 픽셀에 상응하여 전송하도록 명령하는 제어부를 포함한다.
H.264, PE, SAD-
公开(公告)号：KR100921509B1
公开(公告)日：2009-10-13
申请号：KR1020070054320
申请日：2007-06-04
Applicant: 한국전자통신연구원
IPC: H03K19/094
Abstract: 본 발명은 MTCMOS(Multi-Threshold CMOS) 기술을 이용한 저전력 클럭 게이팅 회로에 관한 것이다. 본 발명에서의 저전력 클럭 게이팅 회로는 입력단의 래치(latch)회로와 출력단의 앤드(AND) 게이트 회로로 구성되며, 슬립모드에서는 클럭 게이팅 회로내에서의 누설전류에 의한 전력소모를 감소시키며, 액티브모드에서는 클럭 인에이블 신호에 의해 대상로직회로에 대해 사용하지 않는 장치의 클럭을 차단시켜, 결과적으로 전체 전력소모를 감소시키는 것을 특징으로 한다. 본 발명에 따른 MTCMOS 기술을 이용한 저전력 클럭 게이팅 회로는 낮은 문턱전압 및 높은 문턱전압 소자를 각각 사용함으로서 종래의 단일 문턱전압을 사용한 클럭 게이팅 회로 보다 고속, 저전력용의 회로를 구현할 수 있다.
MTCMOS, 래치회로, 문턱전압, 앤드 게이트-
Patent Agency Ranking
公开(公告)号：KR1020080102947A
公开(公告)日：2008-11-26
申请号：KR1020080015685
申请日：2008-02-21
Applicant: 한국전자통신연구원
CPC classification number: H04N19/43 , H04N19/176 , H04N19/57
Abstract: An SAD calculation method and apparatus for estimating variable block movement are provided to detect a moving vector with regard to a size of a variable block and process operations of SAD effectively and rapidly in parallel. A PE array unit(401) simultaneously calculates an SAD value of at least one pixel. At least one PE(Processing Element) is arranged in at least one pixel in a matrix form. And a matrix in at least one pixel is included in continuous current frame macro blocks. A local memory, current frame macro block data, reference frame macro block data and reference frame search area data are included. The local memory transmits data to each PE included in a PE array unit.
Abstract translation: 提供了一种用于估计可变块移动的SAD计算方法和装置，用于相对于可变块的大小和SAD的处理操作并行地有效且快速地检测移动向量。 PE阵列单元（401）同时计算至少一个像素的SAD值。 至少一个PE（处理元件）以矩阵形式布置在至少一个像素中。 并且至少一个像素中的矩阵包括在连续的当前帧宏块中。 包括本地存储器，当前帧宏块数据，参考帧宏块数据和参考帧搜索区域数据。 本地存储器向包括在PE阵列单元中的每个PE发送数据。
-
公开(公告)号：KR100834412B1
公开(公告)日：2008-06-04
申请号：KR1020070050015
申请日：2007-05-23
Applicant: 한국전자통신연구원
CPC classification number: G06F15/8007
Abstract: A parallel processor for processing a mobile multimedia operation efficiently is provided to reduce a hardware cost and power consumption while providing a flexible structure for easily developing a parallel algorithm related to the multimedia operation, connect with a memory directly, include additional support for a floating point operation, and realize an operation feature of a partitioned SIMD(Single Instruction Multiple Data) and condition execution. A processor array(120) comprises a plurality of PEs(Processing Element). A local memory(110) is directly connected to the processor array. A floating point accumulator array(130) comprises a plurality of accumulators for accelerating floating point addition by connecting to the processor array. A control unit(140) broadcasts an instruction to all PEs of the processor array by reading the instruction from an external memory, and applies an address to the local memory when the PE communicates with the local memory. The PE includes an I/O(Input/Output) port exchanging data with the neighboring PEs, a function unit performing arithmetic/logical operations, a register file storing an operator inputted to the function unit and storing an operation result of the function unit, and an instruction decoder controlling each component by interpreting the instruction received from the control unit.
Abstract translation: 提供了一种用于有效处理移动多媒体操作的并行处理器，以降低硬件成本和功耗，同时提供一种灵活的结构，便于开发与多媒体操作相关的并行算法，直接与存储器连接，包括对浮点的附加支持 操作，实现分区SIMD（单指令多数据）和条件执行的操作特性。 处理器阵列（120）包括多个PE（处理元件）。 本地存储器（110）直接连接到处理器阵列。 浮点累加器阵列（130）包括用于通过连接到处理器阵列来加速浮点加法的多个累加器。 控制单元（140）通过读取来自外部存储器的指令向处理器阵列的所有PE广播指令，并且当PE与本地存储器通信时，向本地存储器应用地址。 PE包括与相邻PE交换数据的I / O（输入/输出）端口，执行算术/逻辑操作的功能单元，存储输入到功能单元的操作者的存储器文件，并存储功能单元的操作结果， 以及通过解释从控制单元接收的指令来控制每个组件的指令解码器。
-
公开(公告)号：KR101677561B1
公开(公告)日：2016-11-18
申请号：KR1020100125016
申请日：2010-12-08
Applicant: 한국전자통신연구원
CPC classification number: G06K9/46 , G06K9/4671 , G06K9/6206 , G06K9/64
Abstract: 본발명은적어도두 개의영상들을정합하는영상정합방법에관한것이다. 본발명의영상정합방법은기준영상및 대상영상의특징점들을추출하는단계, 상기기준영상내의특징점들중 선택된특징점을상기대상영상내의기준점으로변환하는단계, 상기기준점을기초로상기대상영역에서매칭후보영역을설정하는단계및 상기대상영상의특징점들중 상기매칭후보영역에포함된특징점들과상기기준영상내의상기선택된특징점사이의유사도연산을수행하는단계를포함한다. 본발명의영상정합방법은영상정합동작에서수행되는유사도연산의횟수를감소시킴으로써, 고속동작을보장한다.
-
公开(公告)号：KR1020150106213A
公开(公告)日：2015-09-21
申请号：KR1020140028443
申请日：2014-03-11
Applicant: 한국전자통신연구원
CPC classification number: G01S17/58 , G01S7/4912 , G01S17/003
Abstract: 본 발명의 일 실시 예에서, 동작을 인식하기 위한 감지회로는, 광을 출력하기 위한 적어도 하나의 발광 소자, 발광 소자 위에 존재하는 물체에 의해 반사된 광을 수신하고, 입사된 광량에 비례한 복수의 전류 신호들을 발생시키는 적어도 하나의 수광 소자, 복수의 전류 신호들을 복수의 디지털 신호들로 변환하는 신호 변환부, 복수의 디지털 신호들을 수신하여 물체의 동작 여부를 판단하기 위한 합성 디지털 신호를 측정하는 인식부, 및 인식부를 제어하는 제어부를 포함하되, 인식부는 임계값보다 큰 합성 디지털 신호에 대한 클럭 신호를 발생하며, 발생된 클럭 신호에 의해 생성된 카운트를 측정하고, 제어부는 카운트 및 기준값의 비교를 통해 물체의 동작 여부를 판단한다. 인식부는 복수의 디지털 신호들의 크기를 일정한 시간 간격으로 측정하는 신호 검출부, 복수의 디지털 신호들의 크기를 합한 합성 디지털 신호의 크기를 일정한 시간 간격으로 측정하고, 합성 디지털 신호의 크기가 임계값보다 크지않으면 클럭 신호를 출력하는 합성신호 검출부, 클럭 신호의 입력에 의해 증가하는 상기 카운트를 측정하는 카운터, 및 복수의 디지털 신호들의 차이값으로부터 물체의 동작 방향을 판단하는 방향 판단부를 포함한다.
Abstract translation: 根据本发明的实施例，用于识别动作的感测电路包括：用于发光的至少一个发光元件; 至少一个光接收元件，其接收由所述发光元件上的物体反射的光，并且与所述光量成比例地产生多个电流信号; 信号转换部分，将当前信号转换为多个数字信号; 识别部分，通过接收数字信号来测量用于确定对象是否被移动的合成数字信号; 以及控制部，控制识别部。 识别部分产生大于阈值的合成数字信号的时钟信号，并测量由时钟信号产生的计数。 控制部分通过将计数与参考值进行比较来确定对象是否被移动。 识别部分包括以规则的时间间隔测量数字信号的尺寸的信号检测部分; 合成信号检测部分，以合成数字信号的大小以规则的时间间隔测量合成数字信号的大小，并且如果合成数字信号的大小不大于阈值，则输出时钟信号; 测量计数的计数器增加了时钟信号的输入; 以及方向确定部件，根据数字信号之间的差值确定物体的运动方向。
-
公开(公告)号：KR101405410B1
公开(公告)日：2014-06-24
申请号：KR1020100102547
申请日：2010-10-20
Applicant: 한국전자통신연구원 , 고려대학교 산학협력단
IPC: G06T7/00
CPC classification number: G06K9/4642 , G06K9/3241
Abstract: 본 발명은 촬상 장치를 통해 얻은 영상에서 대상 객체를 검출하기 위한 객체 검출 장치 및 시스템에 관한 것이다. 본 발명의 실시 예에 따른 객체 검출 장치는 윤곽 영상 추출부, 특징 벡터 산출부 및 객체 판정부를 포함한다. 상기 윤곽 영상 추출부는 입력 영상에서 윤곽 영상을 추출한다. 상기 특징 벡터 산출부는 상기 윤곽 영상의 화소들에 대한 구배 벡터들의 도수 분포를 나타내는 HOG(Histogram of Oriented Gradients) 및 상기 구배 벡터들의 공간적인 분포에 따라 달라지는 화소 좌표 정보를 이용하여 상기 윤곽 영상에서 특징 벡터를 산출한다. 그리고, 상기 객체 판정부는 사전 학습 데이터를 참조하여 상기 특징 벡터에 대응하는 대상 객체를 판정한다.
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.025 seconds)
