公开(公告)号：DE102012212447A1

公开(公告)日：2013-01-31

申请号：DE102012212447

申请日：2012-07-17

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  FOGEL KEITH E ,  HEKMATSHOAR-TABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHIDI GHAVAM G ,  SHAHRJERDI DAVOOD

IPC: H01L31/18 ,  H01L21/302 ,  H01L31/0224 ,  H01L31/0687

Abstract: Ein Verfahren zur Bildung einer Photovoltaikeinheit beinhaltet das Verbinden eines Substrate mit einer germaniumhaltigen Halbleiterschicht mittels einer Zugspannungsschicht, wobei die Zugspannungsschicht die germaniumhaltige Halbleiterschicht spaltet. Auf einer Spaltfläche der germaniumhaltigen Halbleiterschicht wird mindestens eine Halbleiterschicht gebildet, deren Leitungstyp dem Zeitungstyp der germaniumhaltigen Halbleiterschicht entgegengesetzt ist, um eine erste Solarzelle bereitzustellen. Die erste Solarzelle absorbiert einen ersten Wellenlängenbereich. Auf der ersten Solarzelle wird mindestens eine zweite Solarzelle gebildet, wobei die mindestens eine zweite Solarzelle aus mindestens einem Halbleitermaterial besteht, um einen zweiten Wellenlängenbereich zu absorbieren, der von dem durch die erste Solarzelle absorbierten ersten Wellenlängenbereich verschieden ist.

公开(公告)号：DE102012211296A1

公开(公告)日：2013-01-17

申请号：DE102012211296

申请日：2012-06-29

Applicant: IBM

Inventor： SHAHRJERDI DAVOOD ,  BEDELL STEPHEN W ,  SHAHIDI GHAVAM G ,  HEKMATSHOAR-TABARI BAHMAN ,  SADANA DEVENDRA K

IPC: H01L31/18 ,  H01L31/072 ,  H01L31/0747

Abstract: Es wird eine InxGa1-xAs-Zwischenschicht zwischen einer III/V-Basis und einer eigenleitenden amorphen Halbleiterschicht einer III/V-Heteroübergangs-Solarzellenstruktur bereitgestellt. Durch den Einbau der Zwischenschicht in die Struktur kann eine verbesserte Oberflächenpassivierung und Leerlautspannung erhalten werden.

公开(公告)号：DE102012209713A1

公开(公告)日：2012-12-20

申请号：DE102012209713

申请日：2012-06-11

Applicant: IBM

Inventor： HEKMATSHOAR-TABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHIDI GHAVAM G ,  SHAHRJERDI DAVOOD

IPC: H01L31/0224 ,  H01L31/0352 ,  H01L31/0747 ,  H01L31/18

Abstract: Ein photovoltaisches Bauelement und Verfahren benötigen ein Substrat, das an eine Emitterseitenstruktur auf der ersten Seite des Substrats und an eine Rückseitenstruktur auf einer der ersten Seite des Substrats gegenüberliegenden Seite gekoppelt ist. Die Emitterseitenstruktur oder die Rückseitenstruktur bestehen aus Schichten, die zwischen Schichten mit großer Bandlücke und Schichten mit enger Bandlücke wechseln, um einen mehrschichtigen Kontakt mit einem wirksam erhöhten Bandoffset zum Substrat und/oder einen entscheidend höheren Dotierungsgrad über einen einzigen Materialkontakt bereitzustellen. Ein Emitterkontakt ist mit der Emitterseitenstruktur auf einem Lichtkollektorendteil des Bauelementes verbunden. Mit der Rückseitenstruktur, die dem Lichtkollektorendteil gegenüberliegt, ist ein Rückkontakt verbunden.

公开(公告)号：CA2828333A1

公开(公告)日：2012-09-07

申请号：CA2828333

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L29/06 ,  H01L21/336

Abstract: Integrated circuit multilayer integration techniques are provided. In one aspect, a method of fabricating an integrated circuit is provided. The method includes the following steps. A substrate is provided. A plurality of interconnect layers are formed on the substrate arranged in a stack, each interconnect layer comprising one or more metal lines, wherein the metal lines in a given one of the interconnect layers are larger than the metal lines in the interconnect layers, if present, above the given interconnect layer in the stack and wherein the metal lines in the given interconnect layer are smaller than the metal lines in the interconnect layers, if present, below the given interconnect layer in the stack. At least one transistor is formed on a top-most layer of the stack.

公开(公告)号：GB2486839A

公开(公告)日：2012-06-27

申请号：GB201204634

申请日：2010-09-08

Applicant: IBM

Inventor： CHENG KANGGUO ,  KHAKIFIROOZ ALI ,  DORIS BRUCE ,  SHAHIDI GHAVAM G

IPC: H01L29/78 ,  H01L21/336

Abstract: A high-performance semiconductor structure and a method of fabricating such a structure are provided. The semiconductor structure includes at least one gate stack (18), e.g., FET, located on an upper surface (14) of a semiconductor substrate (12). The structure further includes a first epitaxy semiconductor material (34) that induces a strain upon a channel (40) of the at least one gate stack. The first epitaxy semiconductor material is located at a footprint of the at least one gate stack substantially within a pair of recessed regions (28) in the substrate which are present on opposite sides of the at least one gate stack. A diffused extension region (38) is located within an upper surface of said first epitaxy semiconductor material in each of the recessed regions. The structure further includes a second epitaxy semiconductor material (36) located on an upper surface of the diffused extension region. The second epitaxy semiconductor material has a higher dopant concentration than the first epitaxy semiconductor material.

公开(公告)号：DE102012218265B4

公开(公告)日：2021-11-18

申请号：DE102012218265

申请日：2012-10-08

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  HEKMATSHOAR-TABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHIDI GHAVAM G ,  SHAHRJERDI DAVOOD

IPC: H01L31/0725 ,  H01L31/0745 ,  H01L31/18

Abstract: Mehrfachübergang-III-V-Photovoltaikeinheit, aufweisend:wenigstens eine obere Zelle (10), bestehend aus wenigstens einem III-V-Verbindungs-Halbleitermaterial;eine untere Germanium-Zelle (16) in Kontakt mit einer Oberfläche der wenigstens einen oberen Zelle (10), wobei die untere Zelle (16) eine Germanium-enthaltende Schicht (18) in Kontakt mit der Oberfläche der wenigstens einen oberen Zelle (10), wenigstens eine intrinsische hydrierte Silicium-enthaltende Schicht (20) in Kontakt mit einer Oberfläche der Germanium-enthaltenden Schicht (18) und wenigstens eine dotierte hydrierte Silicium-enthaltende Schicht (22) in Kontakt mit einer Oberfläche der wenigstens einen intrinsischen hydrierten Silicium-enthaltenden Schicht (20) aufweist; undeinen leitfähigen Kontakt (24) in Kontakt mit einer Oberfläche der dotierten hydrierten Silicium-enthaltenden Schicht (22), wobei der leitfähige Kontakt (24) wenigstens ein transparentes leitfähiges Material enthält, wobei ein Übergang zwischen der Germanium-enthaltenden Schicht (18) und einer Rückseitenfeld Struktur aus der wenigstens einen intrinsischen hydrierten Silicium-enthaltenden Schicht (20) und der dotierten hydrierten Silicium-enthaltenden Schicht (22) ein elektrisches Feld erzeugt, das eine Barriere für den Strom von Minoritätsträgern zu dem leitfähigen Kontakt (24) einführt, wobei die Germanium-enthaltende Schicht (18) und die Rückseitenfeld Struktur den gleichen Leitfähigkeitstyp aufweisen.

公开(公告)号：DE102017125970A1

公开(公告)日：2018-05-09

申请号：DE102017125970

申请日：2017-11-07

Applicant: IBM

Inventor： HEKMATSHOARTABARI BAHMAN ,  SHAHIDI GHAVAM G

IPC: G09G3/3225 ,  H01L27/32

Abstract: Eine Pixelschaltung enthält eine erste Kondensator-und-Dioden-Stufe, die mit einem Gate-Anschluss eines ersten Transistors und Masse verbunden ist, die eine Auswahleingabe empfängt. Eine Datenleitung ist mit einem ersten Source/Drain-Anschluss des ersten Transistors verbunden und ein zweiter Source/Drain-Anschluss des ersten Transistors ist mit einem Gate-Anschluss eines zweiten Transistors verbunden. Der zweite Transistor hat einen Drain-Anschluss, der mit einer Versorgungsspannung verbunden ist, und einen Source-Anschluss, der mit einem Widerstand verbunden ist. Der Widerstand ist mit einer organischen Leuchtdiode (OLED) verbunden, die mit der Masse verbunden ist.

公开(公告)号：GB2503173B

公开(公告)日：2015-01-28

申请号：GB201317258

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L21/8234 ,  H01L21/84 ,  H01L23/528 ,  H01L27/088 ,  H01L27/12 ,  H01L29/786

Abstract: Integrated circuit multilayer integration techniques are provided. In one aspect, a method of fabricating an integrated circuit is provided. The method includes the following steps. A substrate is provided. A plurality of interconnect layers are formed on the substrate arranged in a stack, each interconnect layer comprising one or more metal lines, wherein the metal lines in a given one of the interconnect layers are larger than the metal lines in the interconnect layers, if present, above the given interconnect layer in the stack and wherein the metal lines in the given interconnect layer are smaller than the metal lines in the interconnect layers, if present, below the given interconnect layer in the stack. At least one transistor is formed on a top-most layer of the stack.

公开(公告)号：GB2496970B

公开(公告)日：2014-06-11

申请号：GB201220562

申请日：2012-11-15

Applicant: IBM

Inventor： HEKMATSHOARTABARI BAHMAN ,  SHAHRJERDI DAVOOD ,  BEDELL STEPHEN ,  SADANA DEVENDRA ,  SHAHIDI GHAVAM G

IPC: H01L27/15 ,  H01L27/12 ,  H01L33/00 ,  H01L33/62

Abstract: A method of forming an active matrix, light emitting diode (LED) array includes removing, from a base substrate, a layer of inorganic LED material originally grown thereupon; and bonding the removed layer of inorganic LED material to an active matrix, thin film transistor (TFT) backplane array.

公开(公告)号：DE112012000727T5

公开(公告)日：2013-11-28

申请号：DE112012000727

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L29/06 ,  H01L21/336

Abstract: Es werden Mehrschicht-Integrationstechniken für integrierte Schaltkreise bereitgestellt. In einem Aspekt wird ein Verfahren zum Herstellen eines integrierten Schaltkreises bereitgestellt. Das Verfahren beinhaltet die folgenden Schritte. Es wird ein Substrat bereitgestellt. Auf dem Substrat wird eine Vielzahl von Zwischenverbindungsschichten gebildet, die in einem Stapel angeordnet sind, wobei jede Zwischenverbindungsschicht eine oder mehrere Metallleitungen aufweist, wobei die Metallleitungen in einer gegebenen der Zwischenverbindungsschichten größer als die Metallleitungen in den Zwischenverbindungsschichten, wenn vorhanden, über der gegebenen Zwischenverbindungsschicht in dem Stapel sind und wobei die Metallleitungen in der gegebenen Zwischenverbindungsschicht kleiner als die Metallleitungen in den Zwischenverbindungsschichten, wenn vorhanden, unter der gegebenen Zwischenverbindungsschicht in dem Stapel sind. Auf einer obersten Schicht des Stapels wird wenigstens ein Transistor gebildet.