公开(公告)号：DE102021108404A1

公开(公告)日：2021-10-07

申请号：DE102021108404

申请日：2021-04-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CICCO ADOLFO DE ,  WEIS MICHAEL ,  UNTERWEGER GERNOT ,  CHIODO ROSARIO ,  BONART DIETRICH

IPC: H05B45/50 ,  G01R31/00 ,  H05B45/44

Abstract: Die Offenbarung beinhaltet Systeme, Verfahren und Techniken zum Steuern mehrerer Leuchtdioden (LEDs). Zum Beispiel beinhaltet eine Schaltung eine Schaltvorrichtung, wobei die Schaltvorrichtung elektrisch mit einer LED der mehreren LEDs verbunden ist, und wobei die Schaltvorrichtung zum Steuern konfiguriert ist, ob die LED ein elektrisches Signal von einer Leistungsquelle empfängt. Außerdem beinhaltet die Schaltung eine Verarbeitungsschaltungsanordnung, die zum Bestimmen, dass die LED mit einem Hellfehlerzustand assoziiert ist, durch Versuchen, die LED am Empfangen des elektrischen Signals von der Leistungsquelle unter Verwendung der Schaltvorrichtung zu hindern, und Deaktivieren der LED als Reaktion auf das Detektieren des Hellfehlerzustands konfiguriert ist.

公开(公告)号：DE102021108075A1

公开(公告)日：2021-10-07

申请号：DE102021108075

申请日：2021-03-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DE CICCO ADOLFO ,  BONART DIETRICH ,  CHIODO ROSARIO ,  GROSS THOMAS ,  LOGIUDICE ANDREA

IPC: H05B45/12 ,  H05B45/18 ,  H05B45/30 ,  H05B45/44

Abstract: Diese Offenbarung enthält Systeme, Verfahren und Techniken zum Steuern mehrerer Leuchtdioden (LEDs). Zum Beispiel enthält eine Schaltung eine Schalteinrichtung, wobei die Schaltung elektrisch mit einer LED der mehreren LEDs verbunden ist und wobei die Schalteinrichtung dazu ausgebildet ist, zu steuern, ob die LED ein elektrisches Signal von einer Leistungsquelle empfängt. Zusätzlich enthält die Schaltung einen verarbeitenden Schaltkreis, der dazu ausgebildet ist, ein Photostromsignal, das auf einen Photostromwert, der mit der LED korrespondiert, schließen lässt, zu empfangen, den Photostromwert mit einem Schwellenwert-Photostromwert zu vergleichen und einen Ausgangsstrom der LED basierend auf dem Vergleich des Photostromwerts mit dem Schwellenwert-Stromwert zu steuern.

公开(公告)号：DE102017103908A1

公开(公告)日：2018-08-30

申请号：DE102017103908

申请日：2017-02-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  WEIDGANS BERNHARD

IPC: H01L21/20 ,  H01L21/263

Abstract: Beschrieben wird ein Verfahren. Das Verfahren umfasst das Anordnen einer Halbleiteranordnung mit einem ersten Träger und einer auf dem ersten Träger angeordneten Halbleiterschicht an einem zweiten Träger, wobei der zweite Träger eine Schutzschicht auf Oberflächenbereichen aufweist, die nicht durch die Halbleiteranordnung bedeckt sind. Das Verfahren umfasst außerdem das Trennen des ersten Trägers von der Halbleiterschicht, wobei das Trennen des ersten Trägers von der Halbleiterschicht einen Belichtungsprozess aufweist, in dem die Halbleiteranordnung und die Schutzschicht belichtet werden, und Entfernen der Schutzschicht nach dem Belichtungsprozess. Die Schutzschicht ist dazu ausgebildet, während des Belichtungsprozesses einen Phasenübergang zu vollziehen.

公开(公告)号：DE102016125686A1

公开(公告)日：2018-06-28

申请号：DE102016125686

申请日：2016-12-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH

IPC: H01L23/58 ,  H01L23/485 ,  H01L29/06

Abstract: Es wird eine Halbleiteranordnung offenbart. Die Halbleiteranordnung enthält einen Halbleiterkörper mit einer ersten Oberfläche, einem inneren Gebiet und einem Randgebiet, wobei das Randgebiet das innere Gebiet umgibt, eine Befestigungsschicht, die in einer ersten Richtung von der ersten Oberfläche des Halbleiterkörpers beabstandet ist, eine Zwischenschicht, die zwischen der ersten Oberfläche des Halbleiterkörpers und der Befestigungsschicht angeordnet ist, und zumindest eine Dichtstruktur ersten Typs. Die Dichtstruktur enthält eine erste Barriere, eine zweite Barriere und eine dritte Barriere. Die erste Barriere ist in der Zwischenschicht angeordnet und in der ersten Richtung von der Befestigungsschicht beabstandet. Die zweite Barriere ist in der Zwischenschicht angeordnet, ist in der ersten Richtung von der ersten Oberfläche beabstandet, und ist in einer zweiten Richtung von der ersten Barriere beabstandet. Die dritte Barriere erstreckt sich in der zweiten Richtung von der ersten Barriere zu der zweiten Barriere.

公开(公告)号：DE102016119676A1

公开(公告)日：2017-04-20

申请号：DE102016119676

申请日：2016-10-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GATTERBAUER JOHANN ,  BONART DIETRICH ,  DEBIE MARTINA ,  GROSS THOMAS ,  WEIDGANS BERNHARD

IPC: H01L21/283

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Verfahren Folgendes umfassen: Ausbilden einer ersten Schicht (102) auf einer Fläche unter Verwendung eines Lift-off-Prozesses; Ausbilden einer zweiten Schicht (104) über der ersten Schicht (102) unter Verwendung eines zweiten Lift-off-Prozesses; wobei der zweite Lift-off-Prozess so konfiguriert ist, dass die zweite Schicht (104) zumindest eine Seitenwand der ersten Schicht (102) zumindest teilweise bedeckt.

公开(公告)号：DE102014114973A1

公开(公告)日：2016-04-21

申请号：DE102014114973

申请日：2014-10-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH

IPC: H01L23/485 ,  H01L21/56 ,  H01L21/82 ,  H01L23/28

Abstract: Ein Package (100) umfassend eine Stützstruktur (102), mindestens einen auf der Stützstruktur (102) angeordneten elektronischen Chip (106) und eine Verkapselung (108), die den mindestens einen elektronischen Chip (106) zumindest teilweise einkapselt, wobei ein Teil einer Hauptoberfläche (200) des mindestens einen elektronischen Chips (106) eine aktive Chipfläche (600) umfasst, die zumindest teilweise mit einer elektrisch leitfähigen Kontaktstruktur (202) bedeckt ist, wobei mindestens eine der aktiven Chipfläche (600) und der elektrisch leitfähigen Kontaktstruktur (202) einen Rand (206) hat, der in Bezug auf einen Umfangsrand (208) der Hauptoberfläche (200) beabstandet ist, so dass mechanische Beanspruchungen während des Durchlaufens des Temperaturzyklus zwischen dem Umfangsrand (208) der Hauptoberfläche (200) und dem Rand (206) von mindestens einer der aktiven Chipfläche (600) oder der elektrisch leitfähigen Kontaktstruktur (202) höher sind als innerhalb mindestens einer der aktiven Chipfläche (600) oder der elektrisch leitfähigen Kontaktstruktur (202).

公开(公告)号：DE102014107557A1

公开(公告)日：2014-12-04

申请号：DE102014107557

申请日：2014-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  FISCHER THOMAS ,  GISSIBL ANJA ,  SCHMIDT TOBIAS ,  STRANZL GUDRUN ,  WEIDGANS BERNHARD ,  WENDT HERMANN

IPC: H01L21/3213 ,  H01L21/28 ,  H01L21/301

Abstract: Ein Verfahren (100) zum Bearbeiten eines Halbleiterwerkstücks wird bereitgestellt, welches möglicherweise Folgendes beinhaltet: Bereitstellen eines Halbleiterwerkstücks, das einen Metallisierungsschichtstapel, der an einer Seite des Halbleiterwerkstücks angeordnet ist, beinhaltet, wobei der Metallisierungsschichtstapel mindestens eine erste Schicht und eine zweite Schicht, die über der ersten Schicht angeordnet ist, beinhaltet, wobei die erste Schicht ein erstes Material enthält und die zweite Schicht ein zweites Material, das anders geartet ist als das erste Material, enthält (102); Strukturieren des Metallisierungsschichtstapels, wobei Strukturieren des Metallisierungsschichtstapels Nassätzen der ersten Schicht und der zweiten Schicht mittels einer Ätzlösung, die mindestens im Wesentlichen die gleiche Ätzrate für das erste Material und das zweite Material aufweist (104), beinhaltet.

公开(公告)号：DE102013108282A1

公开(公告)日：2014-02-13

申请号：DE102013108282

申请日：2013-08-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH

IPC: H01L29/94 ,  H01L21/283 ,  H01L21/8238 ,  H01L27/08

Abstract: In verschiedenen Ausführungsformen wird eine Kondensatoranordnung bereitgestellt, die Folgendes aufweisen kann: ein Substrat (106); eine Mehrzahl erster dotierter Bereiche (108) und eine Mehrzahl zweiter dotierter Bereiche (128), wobei die ersten dotierten Bereiche (108) mit Dotierungsstoffen eines ersten Leitfähigkeitstyps dotiert sind und die zweiten dotierten Bereiche (128) mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, dotiert sind, und wobei die Mehrzahl der ersten dotierten Bereiche (108) und die Mehrzahl der zweiten dotierten Bereiche (128) abwechselnd nebeneinander in dem Substrat (106) angeordnet sind; eine dielektrische Schicht (110, 130), die über der Mehrzahl erster dotierter Bereiche (108) und der Mehrzahl zweiter dotierter Bereiche (128) angeordnet ist; eine Elektrode (112, 132), die über der dielektrischen Schicht (110, 130) angeordnet ist; einen ersten Anschlusspunkt (102), der elektrisch mit jedem dotierten Bereich der Mehrzahl erster dotierter Bereiche (108) und der Mehrzahl zweiter dotierter Bereiche (128) verbunden ist; und einen zweiten Anschlusspunkt (104), der elektrisch mit der Elektrode (112, 132) verbunden ist.

公开(公告)号：DE102013004410A1

公开(公告)日：2013-09-19

申请号：DE102013004410

申请日：2013-03-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH

IPC: H01L23/544 ,  H01L21/66

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Die eine metallisierte Fläche, die benachbart zu einer Kante des Dies angeordnet ist, eine elektrische Verbindung, die mit der metallisierten Fläche kontaktiert ist und von der metallisierten Fläche zu der Kante verläuft, wobei die elektrische Verbindung metallfrei ist, beinhalten. Gemäß verschiedenen Ausführungsformen kann ein Wafer einen Die-Bereich, der eine metallisierte Fläche beinhaltet, einen Kerbbereich, der ein elektrisches oder elektronisches Bauteil beinhaltet, und eine elektrische Verbindung, die das elektrische oder elektronische Bauteil mit dem metallisierten Bereich verbindet, wobei die elektrische Verbindung metallfrei ist, beinhalten.

公开(公告)号：DE102006015131B4

公开(公告)日：2007-12-27

申请号：DE102006015131

申请日：2006-03-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWETLICK WERNER ,  HARTNER WALTER ,  GOTTINGER REINHARD ,  BONART DIETRICH

IPC: H01L29/40 ,  H01L21/74