公开(公告)号：DE102006023167B3

公开(公告)日：2007-12-13

申请号：DE102006023167

申请日：2006-05-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL

IPC: H01R43/02 ,  B23K35/40 ,  H01L21/607

Abstract: A semiconductor device having a bonding wire is disclosed. In one embodiment, it is a bonding wire for use in a wedge-wedge bonding process for bonding a semiconductor element. One embodiment includes a metallic wire core of greater hardness and a high electric and thermal conductivity and a metallic coating of lower hardness enveloping the wire core.

公开(公告)号：DE102005058654A1

公开(公告)日：2007-06-14

申请号：DE102005058654

申请日：2005-12-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  RIEDL EDMUND ,  GALESIC IVAN ,  ROESL KONRAD

IPC: H01L21/60

Abstract: A method for the planar joining of components of semiconductor devices involves coating the components with diffusion materials on their upper sides and rear sides, respectively. Subsequently, the components to be joined one on the other are introduced into a reducing atmosphere. The components are aligned and a compressive pressure is exerted on the aligned components. While heating up the components to be joined in the reducing atmosphere to a diffusion joining temperature, isothermal solidification takes place, the diffusion joining temperature lying below the melting temperature of the forming diffusion joint of the joined material.

公开(公告)号：DE50306958D1

公开(公告)日：2007-05-16

申请号：DE50306958

申请日：2003-02-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL

IPC: B23K20/00 ,  B23K20/10 ,  B23K26/20

Abstract: The invention relates to a wire-bonding process and to a process for producing a bonded joint. A bonding location is heated by means of a laser beam originating from a laser, the arrangement comprising an ultrasonic wedge-wedge bonding unit with a bonding needle, a copper or aluminum bonding wire guide, and a copper or aluminum wire for an ultrasonic wedge-wedge bonding process, and at least one of the bonding locations having a hard-metal coating.

公开(公告)号：DE102005039165A1

公开(公告)日：2007-03-01

申请号：DE102005039165

申请日：2005-08-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL

IPC: H01L23/488

Abstract: A semiconductor power component using flat conductor technology includes a vertical current path through a semiconductor power chip. The semiconductor power chip includes at least one large-area electrode on its top side and a large-area electrode on its rear side. The rear side electrode is surface-mounted on a flat conductor chip island of a flat conductor leadframe and the top side electrode is electrically connected to an internal flat conductor of the flat conductor leadframe via a connecting element. The connecting element includes a bonding strip extending from the top side electrode to the internal flat conductor and further includes, on the top side of the bonding strip, bonding wires extending from the top side electrode to the internal flat conductor.

公开(公告)号：DE102005025465A1

公开(公告)日：2006-12-14

申请号：DE102005025465

申请日：2005-05-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  HOSSEINI KHALIL ,  KNAUER EDUARD ,  ROESL KONRAD ,  MEDERER PETER

IPC: H01L23/16 ,  C08G59/18 ,  C08G73/06 ,  C09D163/00 ,  C09D167/00 ,  C09D177/00 ,  C09D179/08 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L23/49

Abstract: Semiconductor unit comprises: a circuit carrier (2) with interior contact areas (5), exhibiting a first material with a first electro-chemical potential; a semiconductor chip (3) with an active surface (13) and a flipside (11), where the active surface exhibits chip contact areas (14) having a second material with second electro-chemical potential; and bonding wire connections (15) between the chip contact areas and the interior contact areas of the circuit carrier, where the bonding wire connection exhibits a third material with a third electro-chemical potential. Semiconductor unit comprises: a circuit carrier (2) with interior contact areas (5), exhibiting a first material with a first electro-chemical potential; a semiconductor chip (3) with an active surface (13) and a flipside (11), where the active surface exhibits chip contact areas (14) having a second material with second electro-chemical potential; and bonding wire connections (15) between the chip contact areas and the interior contact areas of the circuit carrier, where the bonding wire connection exhibits a third material with a third electro-chemical potential, and the connection place between the chip contact areas and the bonding wire connection and/or the connection place between the interior contact areas and the bonding wire connection are coated with a corrosion protecting layer. An independent claim is included for the preparation of the semiconductor unit.

公开(公告)号：DE102005001151A1

公开(公告)日：2006-07-20

申请号：DE102005001151

申请日：2005-01-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  HOSSEINI KHALIL ,  STRACK HELMUT

IPC: H01L23/28 ,  H01L23/48 ,  H01L29/78

Abstract: Component arrangement has semiconductor chip (10), load connections, and control port whereby first and second load connection are arranged on opposite sides of semiconductor chip. Chip carrier (21), on which semiconductor chip is arranged, is connected electrically and thermally leading with first load connection of semiconductor body. Contact part (22) is arranged which is connected to second load connection and is electrically and thermally leading. Dielectric mass is surrounded by semiconductor chip, carrier chip and contact part and form a housing. Chip carrier lies exposed at first side (31) of housing and contact part lies exposed on second side (32) of housing opposite to first side. Control port is connected electrically leading with a connection leg (23), which is led out from the housing. An independent claim is also included for the component cascade with two pile-like component arrangement arranged one on another.

公开(公告)号：DE10205609A1

公开(公告)日：2003-08-28

申请号：DE10205609

申请日：2002-02-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL

IPC: B23K20/00 ,  B23K20/10 ,  B23K26/20 ,  H01R43/02 ,  H01L21/60

Abstract: The invention relates to a wire-bonding process and to a process for producing a bonded joint. A bonding location is heated by means of a laser beam originating from a laser, the arrangement comprising an ultrasonic wedge-wedge bonding unit with a bonding needle, a copper or aluminum bonding wire guide, and a copper or aluminum wire for an ultrasonic wedge-wedge bonding process, and at least one of the bonding locations having a hard-metal coating.

公开(公告)号：DE102014109909B4

公开(公告)日：2020-08-13

申请号：DE102014109909

申请日：2014-07-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MEYER-BERG GEORG

IPC: H01L25/16 ,  H01L21/58 ,  H01L21/822 ,  H01L23/50

Abstract: Chip-Package (100A,100B,400,500,700), das aufweist:einen planaren elektrisch leitenden Chipträger (10, 410, 510, 710); wenigstens einen ersten Halbleiterchip (20,420,522,722), der an dem elektrisch leitenden Chipträger befestigt ist;eine passive Komponente (24,424,524,724); und eine isolierende Laminatstruktur (30,430,530,730), die den elektrisch leitenden Chipträger (10,410,510,710), den wenigstens einen ersten Halbleiterchip (20,420,522,722) und die passive Komponente (24,424,524,724) einbettet, wobei die passive Komponente (24, 424, 524, 724) durch eine Ebene geht, die durch den elektrisch leitenden Chipträger (10,410,510,710) definiert ist.

公开(公告)号：DE102012223550B4

公开(公告)日：2020-07-16

申请号：DE102012223550

申请日：2012-12-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  KALZ FRANZ-PETER ,  MAHLER JOACHIM ,  MENGEL MANFRED ,  THEUSS HORST ,  WINKLER BERNHARD

IPC: B81B7/02 ,  B81B3/00 ,  B81C1/00 ,  G01L9/12

Abstract: Mikromechanisches Halbleitererfassungsbauelement (100, 101, 400), das Folgendes aufweist:eine mikromechanische Erfassungsstruktur (10, 43), die konfiguriert ist zum Liefern eines elektrischen Erfassungssignals (15), wobei die mikromechanische Erfassungsstruktur (10, 43) einen kapazitiven Drucksensor mit einer beweglichen Membran (31,51) über einem Hohlraum (33, 53, 64) aufweist undein in der mikromechanischen Erfassungsstruktur (10, 43) bereitgestelltes piezoresistives Erfassungsbauelement (14) in Form eines beanspruchungsempfindlichen Transistors (57, 67), wobei der Transistor (57, 67) ausgelegt ist zum Erfassen einer das elektrische Erfassungssignal (15) störenden mechanischen Beanspruchung und konfiguriert ist zum Liefern eines elektrischen Störsignals (16) auf der Basis der das elektrische Erfassungssignal (15) störenden erfassten mechanischen Beanspruchung,wobei der Transistor (57, 67)in einer Tiefe der beweglichen Membran (31, 51) derart platziert ist, dass der Teil des elektrischen Störsignals (16), der auf einer Auslenkung der Membran basiert, minimiert ist.

公开(公告)号：DE102012111520B4

公开(公告)日：2019-07-25

申请号：DE102012111520

申请日：2012-11-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MENGEL MANFRED ,  WOWRA THOMAS

IPC: H01L23/485 ,  H01L21/60

Abstract: Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse (268) aufweisend:• einen Chipträger (246) eingerichtet einen Chip (202) zu tragen;• den Chip (202), angeordnet über einer Chipträgerseite (252), wobei die Chipträgerseite (252) eingerichtet ist, eine elektrische Verbindung mit einer Chiprückseite (206) aufzuweisen;• ein Isoliermaterial (224) beinhaltend:einen ersten Isolierbereich (224a), gebildet über und lateral angrenzend zu einer ersten Chipseitenfläche (226);einen zweiten Isolierbereich (224b), gebildet über und lateral angrenzend zu einer zweiten Chipseitenfläche (228), wobei die erste Chipseitenfläche (226) und die zweite Chipseitenfläche (228) jeweils an entgegengesetzte Kanten der Chiprückseite (206) angrenzen; undeinen dritten Isolierbereich (224c), gebildet über mindestens einem Teil einer Chipvorderseite (204), wobei die Chipvorderseite (204) mindestens einen elektrischen Kontakt (214, 216), gebildet innerhalb der Chipvorderseite (204), aufweist;wobei das Isoliermaterial (224) die erste und zweite Chipseitenfläche (226, 228) und die Chipvorderseite (204) umschließt;• wobei mindestens ein Teil des ersten Isolierbereichs (224a) über der Chipträgerseite (252) angeordnet ist und wobei der erste Isolierbereich (224a) eingerichtet ist, sich in eine Richtung senkrecht zur ersten Chipseitenfläche (226) weiter als der Chipträger (246) zu erstrecken;• ein weiteres Isoliermaterial (242), eingerichtet, an den Chipträger (246) anzugrenzen, über einer Isoliermaterialrückseite (244) des Isoliermaterials (224) und über der Chiprückseite (206), wobei in dem weiteren Isoliermaterial (242) über der Chiprückseite (206) eine Aussparung gebildet ist;• wobei der Chipträger (246) in der Aussparung direkt auf die Chiprückseite (206) des Chips (202) abgeschieden oder aufgedruckt ist, wobei eine Chipträgerseite (252) des Chipträgers (246) eine elektrische Verbindung mit der Chiprückseite (206) aufweist; und• mindesten eine abgeschiedene elektrische Verbindung (262, 264) durch das Isoliermaterial (224) hindurch zu dem mindestens einen elektrischen Kontakt (214, 216) der Chipvorderseite (204).