-
公开(公告)号：CN100544546C
公开(公告)日：2009-09-23
申请号：CN200510100773.8
申请日：2005-10-27
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
Inventor： 何苗
CPC classification number: H05K1/111 , H05K1/0295 , H05K2201/09954 , H05K2201/10689 , Y02P70/611
Abstract: 一种印刷电路板，具有以下布线架构，其包括一芯片设置区域。所述芯片设置区域包括一第一集成芯片安装区域及位于所述第一集成芯片安装区域四周的若干焊盘。所述第一集成芯片安装区域用于安装一第一集成芯片，所述第一集成芯片的引脚可对应焊接于所述第一集成芯片安装区域四周的若干焊盘上。所述芯片设置区域还包括一第二集成芯片安装区域及位于所述第二集成芯片安装区域四周的若干焊盘。所述第二集成芯片安装区域及所述第二集成芯片安装区域四周的若干焊盘分别位于所述第一集成芯片安装区域内，所述第二集成芯片安装区域用于安装一第二集成芯片，所述第二集成芯片的引脚可对应焊接于所述第二集成芯片安装区域四周的若干焊盘上。
-
公开(公告)号：CN101448360A
公开(公告)日：2009-06-03
申请号：CN200810176373.9
申请日：2000-08-10
Applicant: 日本电气株式会社
CPC classification number: H05K1/0248 , H05K1/0218 , H05K1/0298 , H05K1/162 , H05K2201/09263 , H05K2201/09309 , H05K2201/09327 , H05K2201/10689
Abstract: 在装载多个高速、高频电路元件的多层印刷电路板中降低基于电源电流的电磁感应干扰。本发明所公开的多层印刷电路板包括：具有电源布线的电源层(1)；在所述电源层(1)的两侧上布置的第一绝缘材料层(4)；在所述电源层两侧的每个所述第一绝缘材料层上布置的接地层(2)；在所述接地层的至少之一上设置的第二绝缘材料层(5)；在所述第二绝缘材料层上设置的信号层(3)；与所述电源层相连的直流电源输入端子(8)，用于从电源单元接收电能；在所述信号层上形成的多个集成电路器件(9)，其中，每个所述集成电路器件(9)通过所述电源层(1)中的完全独立的电源布线(6)与所述直流电源输入端子(8)电连接。
-
公开(公告)号：CN100490604C
公开(公告)日：2009-05-20
申请号：CN200510101029.X
申请日：2005-11-04
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
Inventor： 张海云
CPC classification number: H05K1/0243 , H05K1/0231 , H05K3/3447 , H05K2201/093 , H05K2201/09663 , H05K2201/10075 , H05K2201/10689
Abstract: 一印刷电路板，包括一信号层、一位于信号层下方的电源层和一接地层，所述信号层上设有一晶振焊盘、一时钟发生器芯片焊盘以及两个电容焊盘，两条信号线经由所述两个电容焊盘连接所述晶振焊盘和所述时钟发生器芯片焊盘，所述电源层被一电源分割线分割为具有不同电压的两个电源区域，所述晶振焊盘和时钟发生器芯片焊盘位于所述电源分割线的同一侧。
-
公开(公告)号：CN101431061A
公开(公告)日：2009-05-13
申请号：CN200810174141.X
申请日：2008-11-07
Applicant: 松下电器产业株式会社
IPC: H01L23/498 , H01L23/31 , H01L21/50 , H01L21/56 , H01L21/60
CPC classification number: H05K3/305 , H01L21/563 , H01L2224/16225 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/92125 , H01L2924/01079 , H01L2924/15151 , H05K2201/09063 , H05K2201/09781 , H05K2201/10674 , H05K2201/10689 , H05K2201/10719 , H05K2201/10977 , Y02P70/613 , Y10T29/4913 , H01L2924/00
Abstract: 本发明涉及一种安装结构体。该安装结构体，包括：至少在第一面安装有电子部件的布线基板；至少设在电子部件与布线基板之间的树脂；和设置在布线基板的与电子部件的安装位置相对应的区域的贯通孔，在布线基板上，以在与电子部件的安装位置相对应的区域的周边、至少与电子部件重叠的方式设有凸部。
-
公开(公告)号：CN100477207C
公开(公告)日：2009-04-08
申请号：CN200610121806.1
申请日：2001-03-13
Applicant: 莱格西电子股份有限公司
IPC: H01L25/00 , H01L23/488 , H05K1/14 , H05K1/18
CPC classification number: H05K1/141 , H01L25/105 , H01L2225/1029 , H01L2225/107 , H01L2225/1094 , H01L2924/0002 , H05K1/0231 , H05K3/0061 , H05K3/3405 , H05K3/3421 , H05K3/368 , H05K2201/049 , H05K2201/1034 , H05K2201/10515 , H05K2201/10659 , H05K2201/10689 , H05K2201/10734 , H05K2201/10924 , H01L2924/00
Abstract: 一种用于增加印刷电路板(503)上电路密集度的封装载体(100)。封装载体(100)安装在印刷电路板(503)上，处在第一集成电路封装(507)的顶部，第一集成电路封装(507)也安装在印刷电路板(503)上。载体(100)具有带压片阵列的上主表面(102U)，第二集成电路封装(501)可安装在该压片阵列上。载体(100)具有多根引线，通过该引线将载体(100)表面安装到印刷电路板(503)上。每根载体引线同样与上表面(102U)上压片阵列的单个压片电气连接。载体(100)下方的集成电路封装(507)享有全部或大部分与载体(100)共有的印刷电路板(503)的连接，并随后将集成电路封装(501)安装到载体(100)上。载体(100)还包括散热片或散热结构。
-
Patent Agency Ranking
公开(公告)号：CN101378044A
公开(公告)日：2009-03-04
申请号：CN200810210455.0
申请日：2008-08-13
Applicant: 株式会社东芝
Inventor： 辻村俊博
IPC: H01L23/488 , H01L23/498 , H01L23/66 , H01L25/00 , H05K1/02 , H05K1/18 , G06F17/50
CPC classification number: H05K1/025 , H01L2924/0002 , H05K3/0005 , H05K2201/09236 , H05K2201/09727 , H05K2201/10689 , H01L2924/00
Abstract: 本发明提供一种布线基板，其中，配备以进行第一半导体芯片(31)和第二半导体芯片(32)之间的通信的传输线(40)是由具有与第一半导体芯片(31)的输出阻抗和第二半导体芯片(32)的输出阻抗的一个相配的特性阻抗的分布常数配线部(42)，和比分布常数配线部(42)更细并且比能够被认为是集总常数电路的长度更短的集总常数配线部(41)形成的。
-
公开(公告)号：CN100449747C
公开(公告)日：2009-01-07
申请号：CN02826187.9
申请日：2002-10-25
Applicant: 斯塔克特克集团有限公司
CPC classification number: H05K1/141 , H01L23/3114 , H01L23/49816 , H01L23/49827 , H01L23/4985 , H01L23/5387 , H01L25/0657 , H01L25/105 , H01L2224/16237 , H01L2225/06517 , H01L2225/06541 , H01L2225/06579 , H01L2225/06586 , H01L2225/107 , H01L2924/01087 , H01L2924/19041 , H01L2924/3011 , H05K1/147 , H05K1/189 , H05K3/363 , H05K2201/056 , H05K2201/10689 , H05K2201/10734
Abstract: 本发明把芯片尺寸封装集成电路(CPS)层叠为保存板表面积的模块中。在按照本发明优选实施例设计的两高度CSP层叠或模块(10)中，层叠了成对的CSP(12、14)，一个CSP(12)设置在另一个(14)之上。两个CSP用一对挠性电路结构(30、32)连接。成对挠性电路结构(30、32)中的每个关于模块(10)下CSP(14)的各个相对侧端(20、22)局部卷绕。弯曲电路对(30、32)把上和下CSP(12、14)连接并在模块(10)和例如印刷布线板(PWB)的应用环境之间提供热和电通路的连接通路。在多种结构和提供用于高密度存储或高容量计算的模块中的CSP组合中应用本发明，产生了良好的效果。
-
公开(公告)号：CN101189929A
公开(公告)日：2008-05-28
申请号：CN200580049960.6
申请日：2005-06-13
Applicant: 大金工业株式会社
CPC classification number: H05K1/141 , H05K1/0233 , H05K1/181 , H05K2201/1006 , H05K2201/10689
Abstract: 本发明的目的在于，对半导体电路基板和半导体电路实施有效的噪声对策。其结构为具有控制基板(1)和连接在控制基板(1)上的半导体电路(2)，半导体电路(2)具有基板(21)、集成电路组(22)和噪声对策单元(23、231)，并从控制基板(1)分离，集成电路组(22)包括成为噪声发生源的集成电路，基板(21)是多层层叠基板，使从集成电路组(221)产生的噪声的频率向高频侧转移，噪声对策单元(23)连接在集成电路组(22)和控制基板(1)之间，是使噪声的高频衰减的滤波器。
-
公开(公告)号：CN101176180A
公开(公告)日：2008-05-07
申请号：CN200680016418.5
申请日：2006-05-12
Applicant: ABB研究有限公司
IPC: H01H71/12
CPC classification number: H05K1/141 , H05K7/1432 , H05K2201/10159 , H05K2201/10189 , H05K2201/10212 , H05K2201/10689 , H05K2203/1572
Abstract: 用于控制处理装置(40)的电子电路装置(30)，包括：处理接口电路(1)，以及处理电路(2)，其中处理接口电路(1)设计成用于从该处理装置(40)接收处理信号并将该处理信号转换成被转换信号和/或数字数据，其中被转换信号和/或数字数据发送到处理电路(2)中，以及其中处理电路(2)设计成用于处理被转换信号和/或数字数据并且输出被处理信号和/或数字数据，其中被处理信号和/或数字数据被发送到处理接口电路(1)，以及其中该处理接口电路(1)设计成用于将被处理信号和/或数字数据转换成控制信号，其中控制信号被发送到处理装置(40)。该处理接口电路包括一个或多个第一印刷电路板组件(10)，并且该处理电路包括一个或多个第二印刷电路板组件(20)，其中第二印刷电路板组件(20)不同于第一印刷电路板组件(10)，其中每个第二印刷电路板组件(20)电连接到至少一个第一印刷电路板组件(10)。该电路装置(30)在高压或中压装置、驱动器以及功率转换器方面获得应用。
-
公开(公告)号：CN101165892A
公开(公告)日：2008-04-23
申请号：CN200710181388.X
申请日：2007-10-16
Applicant: 美国博通公司
CPC classification number: H01L23/50 , H01L23/49838 , H01L2924/0002 , H05K1/0295 , H05K1/181 , H05K2201/09954 , H05K2201/10689 , Y02P70/611 , Y10T29/49002 , Y10T29/4902 , Y10T29/4913 , Y10T29/49137 , H01L2924/00
Abstract: 本发明涉及一种用于电源块的方法。本发明的方法和系统用于形成具有共同封装占用尺寸的电源块家族，允许用户灵活地选择电源块尺寸而不会导致系统设计的重新布设成本。在一个实施例中，所述电源块由点载荷功率控制器控制。
-
-
-
-
-
-
-
-
-
Search Results
4488
records
(took 0.037 seconds)
