公开(公告)号：DE102013213734B4

公开(公告)日：2016-06-23

申请号：DE102013213734

申请日：2013-07-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  THIELE STEFFEN ,  ZUNDEL MARKUS

IPC: H01L29/78 ,  G01R19/00 ,  H01L21/336 ,  H01L23/58 ,  H01L29/06

Abstract: Halbleiterbauelement, das Folgendes umfasst: einen Halbleiterkörper (100); ein Feld von in den Halbleiterkörper (100) integrierten Transistorzellen, wobei mehrere der Transistorzellen (102) einen Leistungstransistor (T1) bilden und mindestens eine der Transistorzellen (101) einen Sense-Transistor (T2) bildet; und eine erste Source-Elektrode (41'), die auf dem Halbleiterkörper (100) aufgebracht, mit der/den Transistorzelle(n) (101) des Sense-Transistors (T2) elektrisch verbunden, jedoch von den Transistorzellen des Leistungstransistors (T1) elektrisch isoliert ist; gekennzeichnet durch eine zweite Source-Elektrode (41), die auf dem Halbleiterkörper (100) aufgebracht ist und die Transistorzellen (102; 101) sowohl des Leistungstransistors (T1) als auch des Sense-Transistors (T2) bedeckt und die erste Source-Elektrode (41') mindestens teilweise derart bedeckt, dass die zweite Source-Elektrode (41) nur mit den Transistorzellen (102) des Leistungstransistors (T1) elektrisch verbunden, jedoch von den Transistorzellen (101) des Sense-Transistors (T2) elektrisch isoliert ist.

公开(公告)号：DE102014107000B4

公开(公告)日：2016-02-18

申请号：DE102014107000

申请日：2014-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  MEISER ANDREAS

IPC: H01L21/336 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, das einen Transistor mit einer Zellstruktur aufweist, die eine Vielzahl von Transistorzellen (30) aufweist, welche monolithisch in einen Halbleiterkörper (100) integriert und elektrisch parallel geschaltet sind, wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Halbleiterkörpers (100), der eine Oberseite (11) und eine der Oberseite (11) entgegengesetzte Unterseite (12) aufweist; Erzeugen einer Vielzahl von ersten Gräben (71), die sich von der Oberseite (11) in den Halbleiterkörper (100) hinein erstrecken; Erzeugen einer Vielzahl von zweiten Gräben (72), von denen sich ein jeder von der Oberseite (11) tiefer in den Halbleiterkörper (100) hinein erstreckt als jeder der ersten Gräben (71); Erzeugen, an einer Oberfläche eines jeden der ersten Gräben (71), einer ersten Grabenisolationsschicht (81), die an einen ersten Teil (101) des Halbleiterkörpers (100) angrenzt; Erzeugen, an einer Oberfläche eines jeden der zweiten Gräben (72), einer zweiten Grabenisolationsschicht (82), Erzeugen, in einem jeden der ersten Gräben (71), einer Gateelektrode (53); und, nach der Herstellung der Gateelektroden elektrisches Isolieren eines zweiten Teils (102) des Halbleiterkörpers (100) gegenüber dem ersten Teil (101) des Halbleiterkörpers (100) durch Entfernen einer unteren Schicht (20) des Halbleiterkörpers (100).

公开(公告)号：DE102014118227A1

公开(公告)日：2015-06-11

申请号：DE102014118227

申请日：2014-12-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS ,  SCHULZE HANS-JOACHIM ,  WEBER HANS ,  ZUNDEL MARKUS

IPC: H01L21/473 ,  H01L21/28 ,  H01L21/335 ,  H01L29/772

Abstract: Es wird ein Verfahren (4000) zur Herstellung einer Halbleiterstruktur bereitgestellt, das aufweisen kann: Ausbilden einer p-dotierten Region angrenzend an eine n-dotierte Region in einem Substrat (4010); und Ausführen einer anodischen Oxidation, um eine Oxidschicht auf einer Oberfläche des Substrats auszubilden, wobei die Oxidschicht in einem ersten Abschnitt der Oberfläche, der sich entlang der n-dotierten Region erstreckt, eine größere Dicke aufweist als die Oxidschicht in einem zweiten Abschnitt der Oberfläche, der sich entlang der p-dotierten Region erstreckt (4020).

公开(公告)号：DE102014107000A1

公开(公告)日：2014-12-04

申请号：DE102014107000

申请日：2014-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  MEISER ANDREAS

IPC: H01L21/336 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, das einen Transistor mit einer Zellstruktur aufweist, die eine Vielzahl von Transistorzellen (30) enthält, welche monolithisch in einen Halbleiterkörper (100) integriert und elektrisch parallel geschaltet sind. Bei dem Verfahren wird ein Halbleiterkörper (100) mit einer Oberseite (11) und einer der Oberseite (11) entgegengesetzten Unterseite (12) bereitgestellt. In dem Halbleiterkörper (100) werden eine Vielzahl von ersten Gräben (71), die sich von der Oberseite (11) in den Halbleiterkörper (100) hinein erstrecken, und eine Vielzahl von zweiten Gräben (72), von denen sich ein jeder von der Oberseite (11) tiefer in den Halbleiterkörper (100) hinein erstreckt als jeder der ersten Gräben (71), hergestellt. An einer Oberfläche eines jeden der ersten Gräben (71) wird eine erste Grabenisolationsschicht (81) erzeugt, die an einen ersten Teil (101) des Halbleiterkörpers (100) angrenzt, und an einer Oberfläche eines jeden der zweiten Gräben (72) wird eine zweite Grabenisolationsschicht (82) erzeugt. Weiterhin wird in jedem der ersten Gräben (71) eine Gateelektrode (53) hergestellt. Nach der Herstellung der Gateelektroden (53) wird ein zweiter Teil (102) des Halbleiterkörpers (100) gegenüber dem ersten Teil (101) des Halbleiterkörpers (100) elektrisch isoliert, indem eine untere Schicht (20) des Halbleiterkörpers (100) entfernt wird.

公开(公告)号：DE102014106695A1

公开(公告)日：2014-11-13

申请号：DE102014106695

申请日：2014-05-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  THIELE STEFFEN

IPC: H01L23/62 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Aspekt der Erfindung betrifft einen Leistungstransistor (100) mit einem Halbleiterkörper (10). Der Halbleiterkörper (10) weist eine Unterseite (12) auf, sowie eine Oberseite (11), die in einer vertikalen Richtung (v) von der Unterseite (12) beabstandet ist. Außerdem weist der Halbleiterkörper (10) eine Vielzahl von Transistorzellen (30) auf, eine Source-Zone (13) von einem ersten Leitungstyp (n), eine Body-Zone (14) von einem zum ersten Leitungstyp (n) komplementären zweiten Leitungstyp (p), eine Drift-Zone (15) vom ersten Leitungstyp (n), eine Drain-Zone (16), sowie eine Temperatursensordiode (50) mit einem zwischen einer n-dotierten Kathodenzone (15', 16') und einer p-dotierten Anodenzone (14') ausgebildeten pn-Übergang (18). Auf der Oberseite (11) ist ein Drain-Anschlusskontakt (21) angeordnet, auf der Unterseite (12) ein Source-Anschlusskontakt (22). Auf dem Halbleiterkörper (10) ist außerdem ein Gate-Anschlusskontakt (23) angeordnet, und auf der Oberseite (11) befindet sich noch ein Temperaturmessanschlusskontakt (24), der gegenüber dem Drain-Anschlusskontakt (21) dielektrisch isoliert ist. Dabei ist entweder (I) der erste Leitungstyp 'n' und der zweite Leitungstyp 'p', die Anodenzone (14') elektrisch an den Source-Anschlusskontakt (22) angeschlossen, und die Kathodenzone (15', 16') elektrisch an den Temperaturmessanschlusskontakt (24) angeschlossen; oder (II) der erste Leitungstyp ist 'p' und der zweite Leitungstyp ist 'n', die Kathodenzone ist elektrisch an den Source-Anschlusskontakt (22) angeschlossen, und die Anodenzone ist elektrisch an den Temperaturmessanschlusskontakt (24) angeschlossen.

公开(公告)号：DE102013218238B4

公开(公告)日：2014-10-23

申请号：DE102013218238

申请日：2013-09-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  ZUNDEL MARKUS

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Verfahren zur Herstellung eines steuerbaren Halbleiterbauelements, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Halbleiterkörpers (1) mit einer Oberseite (18) und einer Unterseite (19); Erzeugen eines ersten Grabens (21), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, und eines zweiten Grabens (22, 23), der sich von der Oberseite (18) in den Halbleiterkörper (1) erstreckt, simultan in einem gemeinsamen Ätzprozess, wobei der erste Graben (21) eine erste Breite (w21) und eine erste Tiefe (d21) aufweist, und der zweite Graben (22, 23) eine zweite Breite (w22, w23), die größer ist, als die erste Breite (w21), und eine zweite Tiefe (d22, d23), die größer ist als die erste Tiefe (d21); Erzeugen einer Oxidschicht (3) in dem ersten Graben (21) und in dem zweiten Graben (22, 23) derart, dass die Oxidschicht (3) den ersten Graben (21) füllt und eine Oberfläche des zweiten Grabens (22, 23) elektrisch isoliert, simultan in einem gemeinsamen Prozessschritt; Entfernen der Oxidschicht (3) teilweise oder vollständig aus dem ersten Graben (21) derart, dass der Halbleiterkörper (1) einen frei liegenden ersten Oberflächenabschnitt (10) aufweist, der sich in dem ersten Graben (21) befindet.

公开(公告)号：DE102012112332A1

公开(公告)日：2013-06-20

申请号：DE102012112332

申请日：2012-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEYERS JOACHIM ,  MAUDER ANTON ,  HIRLER FRANZ ,  MEISER ANDREAS ,  GLASER ULRICH

IPC: H01L29/861 ,  H01L29/872

Abstract: Ein Ausführungsbeispiel einer integrierten Schaltung umfasst einen Halbleiterkörper. In dem Halbleiterkörper erstreckt sich ein erster Trenchbereich (104) in den Halbleiterkörper von einer ersten Oberfläche (105) aus. Die integrierte Schaltung umfasst weiterhin eine Diode (100) mit einem Anodenbereich (106) und einem Kathodenbereich (102). Ein Bereich aus dem Anodenbereich (106) und dem Kathodenbereich (102) ist wenigstens teilweise in dem ersten Trenchbereich (104) angeordnet. Der andere Bereich aus dem Anodenbereich (106) und dem Kathodenbereich (102) umfasst einen ersten Halbleiterbereich, der an den einen Bereich aus dem Anodenbereich (106) und dem Kathodenbereich (102) von der Außenseite des ersten Trenchbereiches (104) angrenzt.

公开(公告)号：DE102011090101A1

公开(公告)日：2012-07-05

申请号：DE102011090101

申请日：2011-12-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THIELE STEFFEN ,  MEISER ANDREAS

IPC: G01R19/00

Abstract: Beschrieben wird eine Schaltungsanordnung, die aufweist: einen Lasttransistor (T1), der dazu ausgebildet ist, einen Laststrom an einen an eine Drainelektrode (D1) des Lasttransistors (T1) anschließbare Last zu steuern; einen Messtransistor (T2), der an den Lasttransistor (T1) gekoppelt ist, wobei der Messtransistor (T2) eine Drainelektrode (D2) aufweist und dazu ausgebildet ist, einen Messstrom an der Drainelektrode (D2) zur Verfügung zu stellen, der den Laststrom repräsentiert, wobei der Lasttransistor (T1) und der Messtransistor (T2) Feldeffekttransistoren aufweisen, die eine gemeinsame Sourceelektrode aufweisen; und eine Messschaltung, die dazu ausbildet ist, den Messstrom von dem Messtransistor (T2) zu erhalten und ein Ausgangssignal zu erzeugen, wobei das Ausgangssignal den Laststrom repräsentiert.

公开(公告)号：DE102006023731B4

公开(公告)日：2008-04-17

申请号：DE102006023731

申请日：2006-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  BONART DIETRICH ,  MEISER ANDREAS ,  GROSS THOMAS

IPC: H01L21/74 ,  H01L21/76 ,  H01L21/768 ,  H01L29/78

公开(公告)号：DE102006029701A1

公开(公告)日：2008-01-03

申请号：DE102006029701

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  HARTNER WALTER ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/762

Abstract: The component has a substrate (2) of conducting type and a buried semiconductor layer (3) of other conducting type is arranged on the substrate. The buried semiconductor layer is part of a semiconductor function unit. The insulation structure has a trench and an electrically conducting contact to the substrate. The electrically conducting contact to the substrate is insulated electrically from the functional unit semiconductor layer (4) and the buried layer by a trench. An independent claim is also included for the method for manufacturing of semiconductor components consists of a semiconductor body.