41.
    发明专利
    未知

    公开(公告)号:DE10234181B3

    公开(公告)日:2004-04-08

    申请号:DE10234181

    申请日:2002-07-26

    Inventor: WEDER UWE

    Abstract: A voltage monitoring arrangement including a number of comparison devices, which corresponds to a prescribed number of voltage ranges, compares the value of an input voltage with a reference voltage and outputs a prescribed signal if the input voltage is within one of the prescribed voltage ranges. The voltage monitoring arrangement has a latch circuit which, when a latch signal is applied, establishes which voltage range the input voltage is currently in when the latch signal is applied, resulting in the arrangement having automatic voltage range reduction. The voltage monitoring arrangement has a monitoring unit which outputs a predetermined signal if the input voltage is outside the voltage range which exists when the latch signal is applied.

    42.
    发明专利
    未知

    公开(公告)号:DE10121821B4

    公开(公告)日:2004-04-08

    申请号:DE10121821

    申请日:2001-05-04

    Abstract: A frequency regulating circuit for the current-consumption-dependent clock supply of a circuit configuration includes a current measuring device for measuring the instantaneous current consumption of the circuit configuration, a controllable clock supply circuit, which can be connected to a clock input of the circuit configuration, and a control device for driving the clock supply circuit based upon the measured current consumption, an increase in the current consumption of the circuit configuration effecting a reduction in the clock frequency at the output of the clock supply circuit. Such a circuit ensures that a maximum permissible current consumption is not exceeded, but, at the same time, makes possible a maximum power of the circuit by a maximum clock frequency.

    43.
    发明专利
    未知

    公开(公告)号:AT259128T

    公开(公告)日:2004-02-15

    申请号:AT99955954

    申请日:1999-11-03

    Abstract: A method for demodulating a voltage which has been ASK modulated by changing the amplitude between a low level and a high level, in particular for use during contactless data transmission from a card reader/writer to a smart card, is described. The method is distinguished, in that, in an initialization phase, a first mean value is produced from the high voltage level and a stored partial voltage derived therefrom in order to detect a change to a low voltage level. The change to the low voltage level represents a start value and is detected by a subsequent comparison of the modulated voltage with the first mean value. In a subsequent demodulation phase, a second mean value is produced from the detected low voltage level and the high voltage level in order to demodulate the modulated voltage by comparing the modulated voltage with the second mean value.

    46.
    发明专利
    未知

    公开(公告)号:DE10060651C1

    公开(公告)日:2002-07-11

    申请号:DE10060651

    申请日:2000-12-06

    Inventor: WEDER UWE

    Abstract: The circuit contains a series regulator with an FET. A capacitor and a further FET, which is provided as a transfer gate and is driven by the POR signal, are connected in series between the source terminal, to which the external supply voltage is applied, and the gate connection. When the external voltage is applied, the FET opens, with the transfer gate switched on, corresponding to the charging of the capacitor which now takes place. Because this charging process takes a certain amount of time, overshoots in the internal voltage are prevented.

    47.
    发明专利
    未知

    公开(公告)号:BR9915115A

    公开(公告)日:2001-07-31

    申请号:BR9915115

    申请日:1999-11-03

    Abstract: A method for demodulating a voltage which has been ASK modulated by changing the amplitude between a low level and a high level, in particular for use during contactless data transmission from a card reader/writer to a smart card, is described. The method is distinguished, in that, in an initialization phase, a first mean value is produced from the high voltage level and a stored partial voltage derived therefrom in order to detect a change to a low voltage level. The change to the low voltage level represents a start value and is detected by a subsequent comparison of the modulated voltage with the first mean value. In a subsequent demodulation phase, a second mean value is produced from the detected low voltage level and the high voltage level in order to demodulate the modulated voltage by comparing the modulated voltage with the second mean value.

    Schutzschaltung
    48.
    发明专利

    公开(公告)号:DE102009033641B4

    公开(公告)日:2020-06-04

    申请号:DE102009033641

    申请日:2009-07-17

    Abstract: Schutzschaltung (500; 600) zum Schützen einer ersten Spannungsdomäne (VDD), wobei die erste Spannungsdomäne (VDD) über einen Reihentransistor (M1) mit einer zweiten Spannungsdomäne (VDDP) gekoppelt ist, wobei die erste Spannungsdomäne (VDD) mit einem Source-Anschluss (S) des Reihentransistors (M1) verbunden ist, und wobei die zweite Spannungsdomäne (VDDP) mit einem Senkenanschluss (D) des Reihentransistors (M1) verbunden ist, wobei die Schaltung folgende Merkmale aufweist:eine Referenzschaltung (310), die dahin gehend konfiguriert ist, ein Referenzsignal (Sref) zu liefern;einen Spannungsverschiebungs-Widerstand (R2), der mit der zweiten Spannungsdomäne (VDDP) verbunden ist;einer Stromlieferschaltung (320), die dahin gehend konfiguriert ist, auf der Basis des Referenzsignals (Sref) einen durch den Spannungsverschiebungs-Widerstand (R2) fließenden geregelten Strom zu liefern, wobei die Stromlieferschaltung (320) dahin gehend konfiguriert ist, den geregelten Strom so zu regeln, dass eine gewünschte Spannungsdifferenz über den Spannungsverschiebungs-Widerstand (R2) anhand des Referenzsignals (Sref) bestimmt wird;eine Erfassungsschaltung (330), die dahin gehend konfiguriert ist, eine Spannung an einem ersten Erfassungsschaltungseingang (332) mit einer Spannung an einem zweiten Erfassungsschaltungseingang (334) zu vergleichen, um ein Vergleichsergebnissignal (Sres) zu erhalten,wobei der erste Erfassungsschaltungseingang (332) mit der ersten Spannungsdomäne (VDD) gekoppelt ist,wobei der Spannungsverschiebungs-Widerstand (R2) zwischen die zweite Spannungsdomäne (VDDP) und den zweiten Erfassungsschaltungseingang (334) gekoppelt ist, so dass die Spannung an dem zweiten Erfassungsschaltungseingang (334) um die gewünschte Spannungsdifferenz von einer Spannung der zweiten Spannungsdomäne (VDDP) abweicht, undwobei die Erfassungsschaltung (330) dahin gehend konfiguriert ist, das Vergleichsergebnissignal (Sres) zu liefern, so dass das Vergleichsergebnissignal (Sres) angibt, ob die Spannungsdifferenz zwischen einer Spannung der zweiten Spannungsdomäne (VDD) und der Spannung der ersten Spannungsdomäne (VDDP) unter der gewünschten Spannungsdifferenz liegt; undeine Reihentransistorregelschaltung (610), die mit der Erfassungsschaltung (330) gekoppelt ist, um das Vergleichsergebnissignal (Vres) zu empfangen, und die dahin gehend konfiguriert ist, eine an einen Steueranschluss des Reihentransistors (M1) angelegte Spannung anzupassen, so dass ein Lastpfadwiderstand des Reihentransistors erhöht wird, falls das Vergleichsergebnissignal (Vres) angibt, dass die Spannungsdifferenz zwischen der Spannung der zweiten Spannungsdomäne (VDDP) und einer Spannung der ersten Spannungsdomäne (VDD) unter der gewünschten Spannungsdifferenz liegt.

    Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe

    公开(公告)号:DE102013112552B4

    公开(公告)日:2017-05-24

    申请号:DE102013112552

    申请日:2013-11-14

    Abstract: Schaltungsanordnung (100) aufweisend eine Detektionsschaltung (101), die eingerichtet ist, Lichtangriffe auf die Schaltungsanordnung (100) zu detektieren; eine Verarbeitungsschaltung (102), die eingerichtet ist, für jeden durch die Detektionsschaltung (101) detektierten Lichtangriff einen Stromfluss durch eine Leitung (103) zu veranlassen, wobei bei Überschreiten einer gewissen Anzahl durch Lichtangriffe veranlasster Stromflüsse die Leitung (103) zerstört wird oder eine Leitfähigkeit der Leitung (103) um einen gewissen Betrag verringert wird; und eine Steuerschaltung (104), die eingerichtet ist, abhängig vom Leitzustand der Leitung (103) die Funktion einer Komponente (105) der Schaltungsanordnung (100) zu ermöglichen, wobei der Leitzustand im Funktionszustand der Leitung (103) die Leitfähigkeit der Leitung ist; und wobei die Steuerschaltung (104) eingerichtet ist, die Funktion der Komponente (105) der Schaltungsanordnung (100) zu verhindern, wenn die Leitfähigkeit der Leitung (103) unter einem vorgegebenen Wert ist.

    Schaltkreis und Verfahren zum Fühlen einer physikalischen Quantität, Oszillatorschaltkreis, Smartcard und Temperaturfühlerschaltkreis

    公开(公告)号:DE102013101490B4

    公开(公告)日:2014-05-15

    申请号:DE102013101490

    申请日:2013-02-14

    Abstract: Ein Schaltkreis (100) zum Fühlen einer physikalischen Quantität gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet einen ersten Oszillatorschaltkreis (110-1), der dafür konfiguriert ist, ein erstes Taktsignal (CS1) bereitzustellen, das eine erste Frequenz beinhaltet, die von der physikalischen Quantität abhängig ist, und einen zweiten Oszillatorschaltkreis (110-2), der dafür konfiguriert ist, ein zweites Taktsignal (CS2) bereitzustellen, das eine zweite Frequenz umfasst, die von der physikalischen Quantität abhängig ist. Der Schaltkreis (100) beinhaltet außerdem einen Frequenzkomparatorschaltkreis (120), der dafür konfiguriert ist, ein Frequenzsignal bereitzustellen, das die physikalische Quantität anzeigt, wobei das Frequenzsignal auf der ersten und der zweiten Frequenz basiert, wobei der erste und der zweite Oszillatorschaltkreis (110) dafür konfiguriert sind, das erste (CS1) und das zweite (CS2) Taktsignal dergestalt bereitzustellen, dass aufgrund einer Änderung der physikalischen Quantität eine Frequenz der ersten und der zweiten Frequenz zunimmt, während die andere der ersten bzw. der zweiten Frequenz abnimmt.

Patent Agency Ranking