Patent search cpc:"H05K2201/10674" Page 5

41.

发明授权
线路板及其制造方法有权

公开(公告)号：CN102293071B

公开(公告)日：2014-04-23

申请号：CN201080005322.5

申请日：2010-04-15

Applicant: 揖斐电株式会社

Inventor： 佐藤健司 , 酒井俊辅

IPC: H05K3/46

CPC classification number: H05K1/185 , H01L23/5389 , H01L24/24 , H01L2224/04105 , H01L2224/12105 , H01L2224/24227 , H01L2224/32145 , H01L2224/73267 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/19041 , H01L2924/19043 , H01L2924/351 , H05K3/427 , H05K3/4602 , H05K2201/0195 , H05K2201/0209 , H05K2201/068 , H05K2201/0959 , H05K2201/10674 , H05K2203/0156 , H05K2203/1469 , Y10T29/4913 , Y10T428/24322 , Y10T428/24926 , H01L2924/00

Abstract: 本发明提供一种线路板及其制造方法。线路板(10)包括基板(101)、配置在基板的内部的电子零件(200)和隔着第1绝缘层(12)配置在基板(101)的第1面侧的第1导体层(22)。构成第1绝缘层(12)的第1下层侧绝缘层(121)和第1上层侧绝缘层(122)由彼此不同的材料构成。并且，第1下层侧绝缘层(121)配置在基板(101)的第1面和电子零件(200)之上，构成第1下层侧绝缘层(121)的材料填充在基板(101)与电子零件(200)之间的间隙中。

42.

发明授权
电子部件安装构造体及其制造方法失效

公开(公告)号：CN101809740B

公开(公告)日：2014-04-23

申请号：CN200880109758.1

申请日：2008-10-21

Applicant: 松下电器产业株式会社

Inventor： 酒谷茂昭 , 松野行壮 , 山口敦史 , 宫川秀规 , 植田干也

IPC: H01L25/065 , H01L25/07 , H01L25/18

CPC classification number: H05K3/305 , H01L21/563 , H01L23/295 , H01L25/0657 , H01L2224/16225 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2225/06517 , H01L2225/0652 , H01L2225/06572 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01087 , H01L2924/12044 , H01L2924/15151 , H01L2924/18301 , H05K2201/09036 , H05K2201/09072 , H05K2201/10545 , H05K2201/10674 , H05K2201/10734 , H05K2201/10977 , Y02P70/613 , Y10T29/49139 , H01L2924/00

Abstract: 电子部件安装构造体构成为具有：至少在第1面上安装有电子部件的布线基板；至少设置在电子部件与布线基板之间的树脂；以及设置在布线基板上的对应于电子部件的安装位置的区域中的多个孔，在孔中填充有树脂。由此，抑制了电子部件安装构造体的翘曲，并且缓解了布线基板与电子部件之间的接合部的应力，能够提高可靠性。

43.

发明公开
制造具有内建定位件的复合线路板的方法失效

公开(公告)号：CN103596386A

公开(公告)日：2014-02-19

申请号：CN201310350068.8

申请日：2013-08-12

Applicant: 钰桥半导体股份有限公司

Inventor： 林文强 , 王家忠

IPC: H05K3/46 , H05K1/02

CPC classification number: H05K3/30 , H01L24/19 , H01L2224/16145 , H01L2224/16225 , H01L2224/45144 , H01L2224/73259 , H01L2224/8314 , H01L2224/92144 , H01L2924/12042 , H05K1/183 , H05K3/4644 , H05K2201/09781 , H05K2201/10378 , H05K2201/10674 , H05K2201/2009 , H05K2203/1469 , H05K2203/167 , Y10T29/4913 , H01L2924/00

Abstract: 本发明是有关于一种制造具有内建定位件及中介层的复合线路板的方法。根据本发明的一优选实施方面，该方法包括：在一介电层上形成一定位件；利用该定位件作为一配置导件，在该介电层上设置一中介层；将一加强层附着至该介电层；以及形成一增层电路，其覆盖该中介层、该定位件及该加强层并提供中介层的信号路由。据此，该定位件可准确定义该中介层的放置位置，以避免该中介层及该增层电路间的电性连接错误。

44.

发明公开
用于半导体封装结构的基板及其制造方法有权

公开(公告)号：CN103531573A

公开(公告)日：2014-01-22

申请号：CN201310282291.3

申请日：2013-07-05

Applicant: 日月光半导体制造股份有限公司

Inventor： 陈天赐 , 李俊哲 , 王圣民

IPC: H01L23/498 , H01L21/60 , H05K1/02

CPC classification number: H01L23/49811 , H01L21/0273 , H01L21/48 , H01L21/4846 , H01L21/4853 , H01L21/768 , H01L23/13 , H01L23/3135 , H01L23/3142 , H01L23/481 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/32 , H01L24/73 , H01L24/81 , H01L2224/13005 , H01L2224/13013 , H01L2224/13016 , H01L2224/13023 , H01L2224/131 , H01L2224/13144 , H01L2224/13155 , H01L2224/14131 , H01L2224/16055 , H01L2224/16057 , H01L2224/16225 , H01L2224/16238 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/81385 , H01L2224/81815 , H01L2924/12042 , H01L2924/15311 , H01L2924/181 , H05K3/4007 , H05K2201/0367 , H05K2201/10674 , H01L2924/00014 , H01L2924/014 , H01L2924/00

Abstract: 一封装基板包括一中心部、一上电路层及数个柱体。该等柱体位于该上电路层上，且从该上电路层朝上。该等柱体的顶面大致上共平面。该等柱体提供电性连接至一半导体晶粒。藉此，改善该基板及该半导体晶粒间的焊料结合可靠度。

45.

发明公开
半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装有权转让

公开(公告)号：CN103443916A

公开(公告)日：2013-12-11

申请号：CN201280012341.X

申请日：2012-03-09

Applicant: 日立化成株式会社

Inventor： 田村匡史 , 川崎沙织 , 若林昭彦 , 铃木邦司 , 坪松良明

IPC: H01L23/12 , H05K3/20 , H05K3/34

CPC classification number: H05K3/4682 , H01L21/4857 , H01L23/49822 , H01L24/73 , H01L2224/16225 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/81385 , H01L2225/06568 , H01L2924/15311 , H01L2924/15331 , H05K3/0097 , H05K3/3436 , H05K2201/10674 , H05K2203/1536 , H01L2924/00012 , H01L2924/00014

Abstract: 本发明提供能够应对高密度化且可靠性也优异的半导体元件搭载用封装基板的制法等。该半导体元件搭载用封装基板的制造方法等具有如下工序：准备层叠有第1载体金属箔、第2载体金属箔和基体金属箔的多层金属箔，与基材进行层叠而形成芯基板的工序；在前述多层金属箔的第1载体金属箔与第2载体金属箔之间，物理剥离第1载体金属箔的工序；在第2载体金属箔上形成第1图案镀层的工序；在第1图案镀层上形成绝缘层、导体电路和层间连接而形成层叠体的工序；将层叠体和载体金属箔一起从芯基板分离的工序；以及通过蚀刻而形成埋入电路或立体电路的工序。

46.

发明授权
具有半导体芯片的电路板失效

公开(公告)号：CN101937890B

公开(公告)日：2013-11-27

申请号：CN200910211880.6

申请日：2009-11-09

Applicant: 海力士半导体有限公司

Inventor： 李雄宣 , 郑冠镐 , 金基永

IPC: H01L23/48 , H01L23/482 , H01L23/13 , H05K1/18

CPC classification number: H05K1/185 , H01L23/293 , H01L23/5389 , H01L2224/0401 , H01L2224/04105 , H01L2224/06155 , H01L2224/06156 , H01L2224/12105 , H01L2224/2101 , H01L2224/2105 , H01L2224/211 , H01L2224/214 , H01L2224/215 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/18162 , H01L2924/19042 , H01L2924/19043 , H05K2201/0969 , H05K2201/10674 , H05K2203/1469

Abstract: 一种电路板，包括具有上表面和连接至所述上表面的侧表面的半导体芯片。在半导体芯片的上表面上设置焊垫。在焊垫上设置凸块并且凸块从焊垫突出预定高度。电路板主体具有凹陷部，并且半导体芯片位于凹陷部中，使得电路板主体覆盖半导体芯片的上表面和侧表面，同时暴露出凸块的一端。在电路板主体上设置配线，并且配线的一部分位于凸块上方。在配线位于凸块上方的部分的一部分中形成开口以暴露出凸块。增强构件物理连接和电连接暴露的凸块和配线。

47.

发明公开
印刷布线板、半导体封装件和印刷电路板失效

公开(公告)号：CN103379733A

公开(公告)日：2013-10-30

申请号：CN201310142055.1

申请日：2013-04-23

Applicant: 佳能株式会社

Inventor： 林靖二 , 近藤琢也 , 松本昇司

IPC: H05K1/11 , H01L23/528 , H01L23/31

CPC classification number: H05K1/0216 , H01L23/49827 , H01L23/49838 , H01L2224/48227 , H05K1/0228 , H05K1/0242 , H05K1/0298 , H05K1/11 , H05K1/114 , H05K1/116 , H05K1/14 , H05K1/141 , H05K1/162 , H05K1/18 , H05K2201/0939 , H05K2201/09418 , H05K2201/09454 , H05K2201/09463 , H05K2201/09636 , H05K2201/10378 , H05K2201/10674 , H05K2201/10734

Abstract: 本发明涉及印刷布线板、半导体封装件和印刷电路板。在第一导体层中形成第一和第二信号布线图案。在作为表面层的第二导体层中，形成通过第一通路与第一信号布线图案电连接的第一电极焊盘和通过第二通路与第二信号布线图案电连接的第二电极焊盘。在第一导体层与第二导体层之间设置第三导体层，在这些导体层之间插入绝缘体。在第三导体层中形成与第一通路电连接的第一焊盘。第一焊盘包含当沿与印刷板的表面垂直的方向观看时与第二电极焊盘重叠并且介由绝缘体与第二电极焊盘相对的相对部分。这使得能够减少在信号布线之间导致的串扰噪声。