-
公开(公告)号：KR100846452B1
公开(公告)日：2008-07-16
申请号：KR1020070058778
申请日：2007-06-15
Applicant: 한국전자통신연구원
IPC: H01L21/8252 , H01L29/768
Abstract: 본 발명은 밀리미터파 대역 제어회로용 고격리도 스위치 소자에 관한 것으로, 온-상태의 삽입 손실이 악화되지 않으면서도 오프-상태의 격리도가 향상되도록 셀 구조를 최적화함으로써, 스위칭 특성을 이용하는 위상 변위기나 디지털 감쇄기 등 밀리미터파 대역의 제어회로 설계 및 제작에 유용한 고격리도 스위치 소자를 구현할 수 있다. 또한, 본 발명의 스위치 소자를 이용하여 스위치 MMIC를 설계할 경우, 격리도 향상을 위해 다단계 션트 전계효과 트랜지스터를 사용하지 않아도 되고, 이를 위한 별도의 λ/4 트랜스포머 전송선로, 인덕터 또는 캐패시터를 스위치 소자 부근에 사용하지 않아도 되므로, 칩 사이즈를 줄일 수 있으며, 이에 따라 스위치 회로 제조 공정의 수율과 직접도의 향상을 통해 제조 비용을 절감할 수 있다.
스위치 셀(switch cell), 삽입 손실(Insertion loss), 격리도(Isolation), 접지 비아홀(ground via hole) 스위치, 저손실 스위치, 고격리도 스위치-
公开(公告)号：KR1020080052243A
公开(公告)日：2008-06-11
申请号：KR1020070058778
申请日：2007-06-15
Applicant: 한국전자통신연구원
IPC: H01L21/8252 , H01L29/768
Abstract: A high isolation switch device for a millimeter-band control circuit is provided to embody a high isolation switch device useful for designing and fabricating a millimeter-band control circuit like a phase shifter or a digital attenuator using a switching characteristic by improving off-state isolation without deteriorating on-state insertion loss by a plurality of ground via holes. A high isolation switch device includes a unit cell in which a transistor is vertically connected to input/output transmission lines(10,11). The unit cell is constructed in a manner that a plurality of ground via holes(22a,22b,22c,22d) are symmetrically disposed on and under the input/output transmission lines. The on-state impedance of the transistor decreases as the number of the ground via holes increases so that the insertion loss of an on-state is reduced and the isolation of an off-state is increased.
Abstract translation: 提供了一种用于毫米波段控制电路的高隔离开关装置，以实现用于设计和制造诸如移相器或数字衰减器之类的毫米波段控制电路的高隔离开关装置，其通过改善截止状态隔离来使用开关特性 而不会因多个接地通孔而导致导通状态的损失。 高隔离开关装置包括其中晶体管垂直连接到输入/输出传输线（10,11）的单元。 单位电池以多个接地通孔（22a，22b，22c，22d）对称地设置在输入/输出传输线下方的方式构成。 晶体管的导通状态阻抗随着接地通孔的数量增加而减小，从而导通状态的插入损耗减小，并且断开状态的隔离增加。
-
公开(公告)号：KR1020080052136A
公开(公告)日：2008-06-11
申请号：KR1020070021795
申请日：2007-03-06
Applicant: 한국전자통신연구원
IPC: H01L29/778
CPC classification number: H01L29/66462 , H01L21/28587 , H01L23/3171 , H01L29/42376
Abstract: A method for fabricating a pseudomorphic high electron mobility transistor is provided to reduce capacitance between a gate and a source and between a gate and a drain by leaving a passivation layer only in a partial region under the head of a gate electrode. Source and drain electrodes(12a,12b) are formed on a substrate(11) having an epitaxial growth layer. A passivation layer is formed on the resultant structure. After a first photoresist layer is formed on the passivation layer, the first photoresist layer and the passivation layer are patterned to expose the upper portion of the substrate by using a mask pattern. After the first photoresist layer on the passivation layer is removed, a second photoresist layer having a fine pattern narrower than the pattern of the passivation layer is formed on the resultant structure. After the remaining passivation layer is etched, the second photoresist layer is removed. After a third photoresist layer of a multilayered structure is formed on the resultant structure, the third photoresist layer is patterned to form a gate electrode(20) of a T shape. The upper portion of the substrate is etched by using the passivation layer etched by the fine pattern to form a recess in the upper surface of the substrate. After metal for a gate electrode is deposited on the resultant structure, the third photoresist layer and the metal for the gate electrode are removed to form a gate electrode of a T shape connected to the substrate by the recess.
Abstract translation: 提供了一种用于制造伪像高电子迁移率晶体管的方法，以通过仅在栅电极的头部下方的局部区域中留下钝化层来减小栅极和源极之间以及栅极和漏极之间的电容。 源极和漏极电极（12a，12b）形成在具有外延生长层的衬底（11）上。 在所得结构上形成钝化层。 在钝化层上形成第一光致抗蚀剂层之后，通过使用掩模图案，将第一光致抗蚀剂层和钝化层图案化以暴露衬底的上部。 在除去钝化层上的第一光致抗蚀剂层之后，在所得结构上形成具有比钝化层图案窄的精细图案的第二光致抗蚀剂层。 在蚀刻剩余的钝化层之后，去除第二光致抗蚀剂层。 在所得结构上形成第三光致抗蚀剂层的多层结构之后，对第三光致抗蚀剂层进行构图以形成T形栅电极（20）。 通过使用由精细图案蚀刻的钝化层来蚀刻衬底的上部，以在衬底的上表面中形成凹陷。 在所得结构上沉积用于栅电极的金属之后，去除第三光致抗蚀剂层和用于栅电极的金属，以形成通过凹部连接到基板的T形栅电极。
-
公开(公告)号：KR100779168B1
公开(公告)日：2007-11-26
申请号：KR1020060123892
申请日：2006-12-07
Applicant: 한국전자통신연구원
CPC classification number: H01P3/00
Abstract: A signal transmission line for a millimeter wave band is provided to offset a parasitic component generated unnecessarily by complexly adding a compensation capacitance and a compensation inductance in parallel or in series. A signal transmission line for a millimeter wave band includes a dielectric substrate(100), an input line(200), a couple of transmission lines(300a,300b), a couple of parallel transmission lines(400a,400b), and a couple of wires(500a,500b). The input line is formed on the dielectric substrate. The couple of series transmission lines are divided at an end of the input line, and are separated from an end of the input line. The couple of series transmission lines are formed on the dielectric substrate to be electronically connected with the end of the input signal in series. The couple of parallel transmission lines are formed on the dielectric substrate of both sides of the couple of series transmission lines, and the input line. Both ends of the couple of parallel transmission lines are separated from an end of the couple of series transmission lines and the input line, and are electronically connected to each of the transmission lines in parallel. Both ends of a couple of wires are connected to the other end of a couple of parallel transmission lines, and a connection pad of the MMIC(Microwave Monolithic Integrated Circuit).
Abstract translation: 提供了一个用于毫米波段的信号传输线，用于通过将补偿电容和补偿电感并联或串联复杂地相加来补偿不必要地产生的寄生分量。 用于毫米波段的信号传输线包括电介质基片（100），输入线（200），一对传输线（300a，300b），一对并行传输线（400a，400b）和一对 的电线（500a，500b）。 输入线形成在电介质基板上。 串联传输线的一对被分配在输入线的一端，并从输入线的一端分离。 串联传输线的一对形成在电介质基板上，与串联输入信号的末端电连接。 一对并行传输线形成在一对串联传输线和输入线的两侧的电介质基板上。 并联传输线的两端的两端与串联传输线和输入线的一端分开，并且并联电连接到每条传输线。 一对电线的两端连接到一对并行传输线的另一端，以及MMIC（微波单片集成电路）的连接焊盘。
-
公开(公告)号：KR100769042B1
公开(公告)日：2007-10-22
申请号：KR1020060044929
申请日：2006-05-19
Applicant: 한국전자통신연구원
IPC: C25D5/54
Abstract: 본 발명은 전기도금법에 의한 골드 범프 및 그 제조 방법에 관한 것이다. 본 발명은 기판 상에 위치하며 골드로 이루어진 씨드 금속층과, 씨드 금속층 상부에 위치하는 도금 범프층, 및 도금 범프층 상부에 위치하며 저융점 금속에 기초하여 형성된 돔 형태의 골드-리치 공정 합금을 포함하는 골드 범프 구조를 제공하며, 전기도금된 골드 범프의 표면에 주석을 도금하거나 진공증착한 후 환류 열처리에 의하여 돔 형태의 골드-리치 골드-주석 공정 합금을 형성하는 골드 범프 제조 방법을 제공한다. 본 발명에 의하면, 원형 웨이퍼 또는 유리 기판에서 위치에 따른 도금 범퍼의 두께 차이를 대폭 줄일 수 있어 패키징 공정의 균일도를 향상시킬 수 있다.
골드 범프, gold bump, 칩-온-글라스, Chip-On-Glass, 공정합금, eutectic alloy, 환류 열처리, reflow heating-
Patent Agency Ranking
公开(公告)号：KR100592735B1
公开(公告)日：2006-06-26
申请号：KR1020040093330
申请日：2004-11-16
Applicant: 한국전자통신연구원
IPC: H01L21/336
CPC classification number: H01L29/66462 , H01L29/7785
Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 반절연 기판 상에 완충층, 제1 실리콘 도핑층, 제1 전도층, 상기 제1 실리콘 도핑층과 다른 도핑 농도를 가지는 제2 실리콘 도핑층 및 제2 전도층이 순차적으로 적층된 에피 기판과, 상기 제1 실리콘 도핑층의 소정 깊이까지 침투되도록 상기 제2 전도층의 양측 상에 형성되어 오믹 접촉을 형성하는 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 상기 드레인 전극 사이의 제2 전도층 상에 형성되어 상기 제2 전도층과 콘택을 형성하는 게이트 전극을 포함함으로써, 격리도의 증가와 스위칭 속도를 증가시킬 수 있으며, 게이트 턴-온 전압의 증가, 항복전압의 증가 및 수평전도성분의 감소로 인하여 스위치 소자에 인가되는 최대 전압 한계값을 증가시켜 스위치 장치의 전력수송능력의 개선에 따른 고전력 저왜곡 특성 및 격리도의 증가를 기대할 수 있는 효과가 있다.
화합물 반도체 소자, 삽입손실, 격리도, 고전력 스위치, 저왜곡 스위치, 저손실 스위치, 고속스위치Abstract translation: 晶体管及其制造方法技术领域本发明涉及一种半导体器件的晶体管及其制造方法，特别是涉及一种具有缓冲层，第一硅掺杂层，第一导电层， 第二导电层，形成在所述第一导电层上并且包括依次堆叠在所述第一导电层上的第一硅掺杂层和第二导电层;源电极和漏极，形成在所述第二导电层的两侧上， 并且在源电极和漏电极之间的第二导电层上形成的栅电极与第二导电层形成接触，从而增加了隔离度并提高了开关速度， - 由于导通电压的增加，击穿电压的增加和水平导通分量的减小，增加施加到开关元件的最大电压限制， 随着功率传输能力的提高，高功率低失真特性和隔离度可望增加。
-
公开(公告)号：KR1020050057833A
公开(公告)日：2005-06-16
申请号：KR1020030090037
申请日：2003-12-11
Applicant: 한국전자통신연구원
IPC: H03D7/12
Abstract: 믹서 회로를 제공한다. 본 발명의 믹서 회로는 소스 단자를 접지하는 전계 효과 트랜지스터와, 상기 전계 효과 트랜지스터의 소스 단자에 접속되고, LO 신호를 상기 전계 효과 트랜지스터에 전달하는 LO 정합 회로와, 상기 전계 효과 트랜지스터의 소스 단자에 접속되고, LO 신호를 입력 받아 LO 정합 회로를 통하여 LO 주파수 대역의 신호를 상기 전계 효과 트랜지스터에 공급하는 신호 결합기 회로를 포함한다. 그리고, 본 발명의 믹서 회로는 상기 전계 효과 트랜지스터의 게이트 단자에 연결되고, IF 신호를 입력 받아 IF신호를 상기 전계 효과 트랜지스터에 전달하는 IF 정합 회로와, 상기 전계 효과 트랜지스터의 게이트 단자에 연결되어 바이어스를 가할 수 있는 게이트 바이어스 회로와, 상기 전계 효과 트랜지스터의 드레인 단자에 연결되어 바이어스를 가할 수 있는 드레인 바이어스 회로와, 상기 전계 효과 트랜지스터의 드레인 단자에 연결되어, RF 신호를 RF 출력 단자로 전달하는 RF 정합 회로를 구비한다. 본 발명의 믹서 회로는 LO 신호의 삽입 손실을 감소시키고 DC 차단과 동시에 저주파수 대역의 불요신호의 영향을 차단할 수 있고, LO 신호의 누설에 기인한 신호 변형 특성을 개선할 수 있다.
-
公开(公告)号：KR1020040054435A
公开(公告)日：2004-06-25
申请号：KR1020020081473
申请日：2002-12-18
Applicant: 한국전자통신연구원
IPC: H03F3/189
CPC classification number: H03F3/605
Abstract: PURPOSE: An ultrahigh frequency power amplifier is provided to improve a characteristic of undesired gain and a characteristic of input reflection loss in a low frequency band by using a sub-feedback circuit, an RC parallel circuit, and a shunt resistor. CONSTITUTION: An ultrahigh frequency power amplifier includes a first and a second driving amplifier, a first and a second matching circuit, and a power amplifier. The first and the second driving amplifiers(220,222) include a power element, a gate and a drain bias circuit of the power element, an RC parallel circuit connected between the gate of the power element and an input port, a shunt resistor connected between the gate of the power element and the ground, and a sub-feedback circuit connected in parallel to the power element. The first and the second intermediate matching circuits(208,210) are connected to the first and the second driving amplifiers. The power amplifier(224) includes a power distributor, plural power elements, plural gate and drain bias circuits of the power elements, RC parallel circuits connected between the gates of the power elements and the intermediate matching circuits, and a shut resistor connected the gates of the power elements and the ground.
Abstract translation: 目的：提供超高频功率放大器，通过使用子反馈电路，RC并联电路和分流电阻来提高低频带中不希望增益的特性和输入反射损耗的特性。 构成：超高频功率放大器包括第一和第二驱动放大器，第一和第二匹配电路以及功率放大器。 第一和第二驱动放大器（220,222）包括功率元件的功率元件，栅极和漏极偏置电路，连接在功率元件的栅极和输入端口之间的RC并联电路，连接在功率元件 功率元件和接地的栅极，以及与功率元件并联连接的子反馈电路。 第一和第二中间匹配电路（208,210）连接到第一和第二驱动放大器。 功率放大器（224）包括功率分配器，多个功率元件，功率元件的多个栅极和漏极偏置电路，连接在功率元件的栅极和中间匹配电路之间的RC并联电路，以及连接到栅极 的功率元件和地面。
-
公开(公告)号：KR1020020054113A
公开(公告)日：2002-07-06
申请号：KR1020000082809
申请日：2000-12-27
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A method for fabricating a semiconductor integrated device is provided to integrate a digital integrated circuit(IC), an analog IC and a radio frequency(RF) IC, by embodying an AlGaAs/GaAs heterojunction bipolar transistor(HBT) semiconductor integrated device for ultrahigh frequency telecommunication. CONSTITUTION: A base region is formed in a predetermined region of a semiconductor substrate(31). The first insulation layer is formed in a defined base region and on the entire substrate. An emitter region is formed in the first insulation layer in the base region. An emitter electrode is formed in the emitter region. A base electrode is formed on the base region. A collector region is formed in the first insulation layer to fabricate a collector electrode. A predetermined region of the emitter electrode and collector electrode is exposed to form the first metal interconnection. The second insulation layer planarized by the first metal interconnection process is formed. A contact hole is formed in the second insulation layer and a metal interconnection is deposited. The metal interconnection is lifted off to form the second metal interconnection connected to the first metal interconnection.
Abstract translation: 目的：提供一种用于制造半导体集成器件的方法，通过实施一种AlGaAs / GaAs异质结双极晶体管（HBT）半导体集成器件来集成数字集成电路（IC），模拟IC和射频（RF）IC） 超高频电信。 构成：在半导体衬底（31）的预定区域中形成基极区域。 第一绝缘层形成在限定的基底区域和整个基底上。 在基极区域的第一绝缘层中形成发射极区域。 发射极电极形成在发射极区域。 基极形成在基极区域上。 在第一绝缘层中形成集电极区域以制造集电极。 发射电极和集电极的预定区域被暴露以形成第一金属互连。 形成通过第一金属互连工艺平坦化的第二绝缘层。 在第二绝缘层中形成接触孔，并沉积金属互连。 金属互连被提起以形成连接到第一金属互连的第二金属互连。
-
-
-
-
-
-
-
-
-
Search Results
189
records
(took 0.025 seconds)
