-
公开(公告)号：KR100922576B1
公开(公告)日：2009-10-21
申请号：KR1020070126316
申请日：2007-12-06
Applicant: 한국전자통신연구원
IPC: H01P3/08
Abstract: 본 발명은 밀리미터파 대역 전송 특성을 향상시키기 위한 초고주파 전송 장치에 관한 것으로, 다층 기판의 내부에 배치된 스트립 전송 선로; 상기 다층 기판의 외부에 상기 스트립 전송 선로와 동일 평면상에 배치되어 상기 스트립 전송 선로와 전기적으로 연결되는 마이크로 스트립 전송 선로; 및 상기 마이크로 스트립 전송 선로로부터 스트립 전송 선로 쪽으로 확장되도록 상기 마이크로 스트립 전송 선로의 하부 평면상에서 위치되는 신호 정합용 그라운드를 포함하며 구성되며, 이에 의하여 스트립 전송 선로와 마이크로 스트립 전송 선로의 접합 영역에서의 전계 성분 변화를 완화시켜 밀리미터파 대역에서의 전송 특성을 향상시킬 수 있도록 한다.
초고주파 전송, 밀리미터파 대역, 전송 특성, 스트립 전송 선로, 마이크로 스트립 전송 선로-
公开(公告)号：KR100922575B1
公开(公告)日：2009-10-21
申请号：KR1020070125466
申请日：2007-12-05
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/778 , H01L29/20 , H01L29/42316 , H01L29/66462
Abstract: 본 발명은 소스 저항, 기생 캐패시턴스 및 게이트 저항을 감소시켜 소자의 안정성 및 고주파 특성을 향상시킬 수 있는 티형 게이트 전극을 구비한 반도체 소자 및 그 제조 방법을 제공하는 것으로서, 상기 반도체 소자는, 기판 위에 소스 전극, 드레인 전극, 티형 게이트 전극을 형성하는데 있어서, 상기 티형 게이트 전극의 머리부 하단에 위치한 지지부의 측면에 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 제1,2 보호막을 적층하여 형성하고, 또한, 상기 소스 전극 및 드레인 전극의 측면에 상기 실리콘 산화막 또는 실리콘 질화막으로 이루어진 상기 제2 보호막을 형성함으로써, 소자의 활성 영역을 보호하고, 게이트-드레인, 게이트-소스 간의 기생 캐패시턴스를 감소시킨다.
부정형 고 전자 이동도 트랜지스터, 티형 게이트, 기생 캐패시턴스, 실리콘 질화막, 실리콘 산화막-
公开(公告)号：KR1020090060901A
公开(公告)日：2009-06-15
申请号：KR1020070127884
申请日：2007-12-10
Applicant: 한국전자통신연구원
IPC: H01P1/10
CPC classification number: H03K17/063 , H01P1/15 , H03K17/693 , H03K2017/066
Abstract: A switching circuit for a control circuit of a millimeter wave band is provided to improve isolation by simplifying a circuit design and a layout by a symmetrical structure of a switch cell. A switching circuit(100) for a control circuit of a millimeter wave band includes switch cells(110,120), capacitors(140,150), and bias pads(105,106). The switch cells are arranged on a signal port route. The switch cells are matched in a concern frequency. The switch cells include one or more transistors and a plurality of ground via holes. The transistors are vertically connected to an input/output transmission line. A plurality of ground via holes is symmetrically arranged in a top part and a bottom part of the input/output transmission line. The capacitors are used for a bias stabilization of the switch cells. The bias pads are parallel connected to the capacitors in order to control the switch cells.
Abstract translation: 提供了一种用于毫米波段的控制电路的切换电路，通过简化电路设计和通过开关单元的对称结构布置来提高隔离度。 用于毫米波段的控制电路的开关电路（100）包括开关单元（110,120），电容器（140,150）和偏置焊盘（105,106）。 交换机单元布置在信号端口路由上。 开关电池在关注频率下匹配。 开关单元包括一个或多个晶体管和多个接地通孔。 晶体管垂直连接到输入/输出传输线。 多个接地通孔对称地布置在输入/输出传输线的顶部和底部。 电容器用于开关电池的偏置稳定。 偏置焊盘并联连接到电容器，以便控制开关单元。
-
公开(公告)号：KR100846452B1
公开(公告)日：2008-07-16
申请号：KR1020070058778
申请日：2007-06-15
Applicant: 한국전자통신연구원
IPC: H01L21/8252 , H01L29/768
Abstract: 본 발명은 밀리미터파 대역 제어회로용 고격리도 스위치 소자에 관한 것으로, 온-상태의 삽입 손실이 악화되지 않으면서도 오프-상태의 격리도가 향상되도록 셀 구조를 최적화함으로써, 스위칭 특성을 이용하는 위상 변위기나 디지털 감쇄기 등 밀리미터파 대역의 제어회로 설계 및 제작에 유용한 고격리도 스위치 소자를 구현할 수 있다. 또한, 본 발명의 스위치 소자를 이용하여 스위치 MMIC를 설계할 경우, 격리도 향상을 위해 다단계 션트 전계효과 트랜지스터를 사용하지 않아도 되고, 이를 위한 별도의 λ/4 트랜스포머 전송선로, 인덕터 또는 캐패시터를 스위치 소자 부근에 사용하지 않아도 되므로, 칩 사이즈를 줄일 수 있으며, 이에 따라 스위치 회로 제조 공정의 수율과 직접도의 향상을 통해 제조 비용을 절감할 수 있다.
스위치 셀(switch cell), 삽입 손실(Insertion loss), 격리도(Isolation), 접지 비아홀(ground via hole) 스위치, 저손실 스위치, 고격리도 스위치-
公开(公告)号：KR1020080052243A
公开(公告)日：2008-06-11
申请号：KR1020070058778
申请日：2007-06-15
Applicant: 한국전자통신연구원
IPC: H01L21/8252 , H01L29/768
Abstract: A high isolation switch device for a millimeter-band control circuit is provided to embody a high isolation switch device useful for designing and fabricating a millimeter-band control circuit like a phase shifter or a digital attenuator using a switching characteristic by improving off-state isolation without deteriorating on-state insertion loss by a plurality of ground via holes. A high isolation switch device includes a unit cell in which a transistor is vertically connected to input/output transmission lines(10,11). The unit cell is constructed in a manner that a plurality of ground via holes(22a,22b,22c,22d) are symmetrically disposed on and under the input/output transmission lines. The on-state impedance of the transistor decreases as the number of the ground via holes increases so that the insertion loss of an on-state is reduced and the isolation of an off-state is increased.
Abstract translation: 提供了一种用于毫米波段控制电路的高隔离开关装置，以实现用于设计和制造诸如移相器或数字衰减器之类的毫米波段控制电路的高隔离开关装置，其通过改善截止状态隔离来使用开关特性 而不会因多个接地通孔而导致导通状态的损失。 高隔离开关装置包括其中晶体管垂直连接到输入/输出传输线（10,11）的单元。 单位电池以多个接地通孔（22a，22b，22c，22d）对称地设置在输入/输出传输线下方的方式构成。 晶体管的导通状态阻抗随着接地通孔的数量增加而减小，从而导通状态的插入损耗减小，并且断开状态的隔离增加。
-
Patent Agency Ranking
公开(公告)号：KR1020080052136A
公开(公告)日：2008-06-11
申请号：KR1020070021795
申请日：2007-03-06
Applicant: 한국전자통신연구원
IPC: H01L29/778
CPC classification number: H01L29/66462 , H01L21/28587 , H01L23/3171 , H01L29/42376
Abstract: A method for fabricating a pseudomorphic high electron mobility transistor is provided to reduce capacitance between a gate and a source and between a gate and a drain by leaving a passivation layer only in a partial region under the head of a gate electrode. Source and drain electrodes(12a,12b) are formed on a substrate(11) having an epitaxial growth layer. A passivation layer is formed on the resultant structure. After a first photoresist layer is formed on the passivation layer, the first photoresist layer and the passivation layer are patterned to expose the upper portion of the substrate by using a mask pattern. After the first photoresist layer on the passivation layer is removed, a second photoresist layer having a fine pattern narrower than the pattern of the passivation layer is formed on the resultant structure. After the remaining passivation layer is etched, the second photoresist layer is removed. After a third photoresist layer of a multilayered structure is formed on the resultant structure, the third photoresist layer is patterned to form a gate electrode(20) of a T shape. The upper portion of the substrate is etched by using the passivation layer etched by the fine pattern to form a recess in the upper surface of the substrate. After metal for a gate electrode is deposited on the resultant structure, the third photoresist layer and the metal for the gate electrode are removed to form a gate electrode of a T shape connected to the substrate by the recess.
Abstract translation: 提供了一种用于制造伪像高电子迁移率晶体管的方法，以通过仅在栅电极的头部下方的局部区域中留下钝化层来减小栅极和源极之间以及栅极和漏极之间的电容。 源极和漏极电极（12a，12b）形成在具有外延生长层的衬底（11）上。 在所得结构上形成钝化层。 在钝化层上形成第一光致抗蚀剂层之后，通过使用掩模图案，将第一光致抗蚀剂层和钝化层图案化以暴露衬底的上部。 在除去钝化层上的第一光致抗蚀剂层之后，在所得结构上形成具有比钝化层图案窄的精细图案的第二光致抗蚀剂层。 在蚀刻剩余的钝化层之后，去除第二光致抗蚀剂层。 在所得结构上形成第三光致抗蚀剂层的多层结构之后，对第三光致抗蚀剂层进行构图以形成T形栅电极（20）。 通过使用由精细图案蚀刻的钝化层来蚀刻衬底的上部，以在衬底的上表面中形成凹陷。 在所得结构上沉积用于栅电极的金属之后，去除第三光致抗蚀剂层和用于栅电极的金属，以形成通过凹部连接到基板的T形栅电极。
-
公开(公告)号：KR100769042B1
公开(公告)日：2007-10-22
申请号：KR1020060044929
申请日：2006-05-19
Applicant: 한국전자통신연구원
IPC: C25D5/54
Abstract: 본 발명은 전기도금법에 의한 골드 범프 및 그 제조 방법에 관한 것이다. 본 발명은 기판 상에 위치하며 골드로 이루어진 씨드 금속층과, 씨드 금속층 상부에 위치하는 도금 범프층, 및 도금 범프층 상부에 위치하며 저융점 금속에 기초하여 형성된 돔 형태의 골드-리치 공정 합금을 포함하는 골드 범프 구조를 제공하며, 전기도금된 골드 범프의 표면에 주석을 도금하거나 진공증착한 후 환류 열처리에 의하여 돔 형태의 골드-리치 골드-주석 공정 합금을 형성하는 골드 범프 제조 방법을 제공한다. 본 발명에 의하면, 원형 웨이퍼 또는 유리 기판에서 위치에 따른 도금 범퍼의 두께 차이를 대폭 줄일 수 있어 패키징 공정의 균일도를 향상시킬 수 있다.
골드 범프, gold bump, 칩-온-글라스, Chip-On-Glass, 공정합금, eutectic alloy, 환류 열처리, reflow heating-
公开(公告)号：KR100592735B1
公开(公告)日：2006-06-26
申请号：KR1020040093330
申请日：2004-11-16
Applicant: 한국전자통신연구원
IPC: H01L21/336
CPC classification number: H01L29/66462 , H01L29/7785
Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 반절연 기판 상에 완충층, 제1 실리콘 도핑층, 제1 전도층, 상기 제1 실리콘 도핑층과 다른 도핑 농도를 가지는 제2 실리콘 도핑층 및 제2 전도층이 순차적으로 적층된 에피 기판과, 상기 제1 실리콘 도핑층의 소정 깊이까지 침투되도록 상기 제2 전도층의 양측 상에 형성되어 오믹 접촉을 형성하는 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 상기 드레인 전극 사이의 제2 전도층 상에 형성되어 상기 제2 전도층과 콘택을 형성하는 게이트 전극을 포함함으로써, 격리도의 증가와 스위칭 속도를 증가시킬 수 있으며, 게이트 턴-온 전압의 증가, 항복전압의 증가 및 수평전도성분의 감소로 인하여 스위치 소자에 인가되는 최대 전압 한계값을 증가시켜 스위치 장치의 전력수송능력의 개선에 따른 고전력 저왜곡 특성 및 격리도의 증가를 기대할 수 있는 효과가 있다.
화합물 반도체 소자, 삽입손실, 격리도, 고전력 스위치, 저왜곡 스위치, 저손실 스위치, 고속스위치Abstract translation: 晶体管及其制造方法技术领域本发明涉及一种半导体器件的晶体管及其制造方法，特别是涉及一种具有缓冲层，第一硅掺杂层，第一导电层， 第二导电层，形成在所述第一导电层上并且包括依次堆叠在所述第一导电层上的第一硅掺杂层和第二导电层;源电极和漏极，形成在所述第二导电层的两侧上， 并且在源电极和漏电极之间的第二导电层上形成的栅电极与第二导电层形成接触，从而增加了隔离度并提高了开关速度， - 由于导通电压的增加，击穿电压的增加和水平导通分量的减小，增加施加到开关元件的最大电压限制， 随着功率传输能力的提高，高功率低失真特性和隔离度可望增加。
-
公开(公告)号：KR1020020054113A
公开(公告)日：2002-07-06
申请号：KR1020000082809
申请日：2000-12-27
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A method for fabricating a semiconductor integrated device is provided to integrate a digital integrated circuit(IC), an analog IC and a radio frequency(RF) IC, by embodying an AlGaAs/GaAs heterojunction bipolar transistor(HBT) semiconductor integrated device for ultrahigh frequency telecommunication. CONSTITUTION: A base region is formed in a predetermined region of a semiconductor substrate(31). The first insulation layer is formed in a defined base region and on the entire substrate. An emitter region is formed in the first insulation layer in the base region. An emitter electrode is formed in the emitter region. A base electrode is formed on the base region. A collector region is formed in the first insulation layer to fabricate a collector electrode. A predetermined region of the emitter electrode and collector electrode is exposed to form the first metal interconnection. The second insulation layer planarized by the first metal interconnection process is formed. A contact hole is formed in the second insulation layer and a metal interconnection is deposited. The metal interconnection is lifted off to form the second metal interconnection connected to the first metal interconnection.
Abstract translation: 目的：提供一种用于制造半导体集成器件的方法，通过实施一种AlGaAs / GaAs异质结双极晶体管（HBT）半导体集成器件来集成数字集成电路（IC），模拟IC和射频（RF）IC） 超高频电信。 构成：在半导体衬底（31）的预定区域中形成基极区域。 第一绝缘层形成在限定的基底区域和整个基底上。 在基极区域的第一绝缘层中形成发射极区域。 发射极电极形成在发射极区域。 基极形成在基极区域上。 在第一绝缘层中形成集电极区域以制造集电极。 发射电极和集电极的预定区域被暴露以形成第一金属互连。 形成通过第一金属互连工艺平坦化的第二绝缘层。 在第二绝缘层中形成接触孔，并沉积金属互连。 金属互连被提起以形成连接到第一金属互连的第二金属互连。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.028 seconds)
