-
公开(公告)号：KR1019960026074A
公开(公告)日：1996-07-20
申请号：KR1019940033092
申请日：1994-12-07
Applicant: 한국전자통신연구원
IPC: H01L21/027
Abstract: 본 발명은 위상반전 마스크의 경계선의 양쪽에 보조패턴을 만들고 이 마스크를 이용하여 광학스텝퍼의 리소그라피 공정으로 극히 작은 T-형 게이트를 형성하는 방법에 관한 것으로, 광학적으로 미세한 패턴을 형성할 수 있으므로 소자 제작의 양산성을 향상시킬 수 있으며, 여러가지 복잡한 과정을 거치지 않고 하나의 리소그라피 과정으로 T-형의 형상을 형성할 수 있으므로 공정이 복잡할 때 나타날 수 있는 공정조건의 변화에 의한 형상의 변화요인이 작아 효율적이다.
따라서, MESFET, HEMT 등의 미세한 T-형 게이트를 쉽게 형성할 수 있으므로 고품위 소자를 광학적인 방법으로 쉽게 제작할 수 있기 때문에 반도체 소자의 제작에 따른 효율성과 경제성을 크게 개선시킬 수 있다.-
-
公开(公告)号：KR1019960001177B1
公开(公告)日：1996-01-19
申请号：KR1019920024316
申请日：1992-12-15
Applicant: 한국전자통신연구원
IPC: H01L21/768
Abstract: depositing an insulating layer, a step of depositing a photo-resist layer twice thicker than the thickness of a metal wire is; drying the photo-resist layer; forming the pattern of the photo-resist layer; forming a groove on the insulating layer; and forming a metal wire by depositing a metal.
Abstract translation: 沉积绝缘层，沉积比金属线的厚度厚两倍的光致抗蚀剂层的步骤; 干燥光刻胶层; 形成光刻胶层的图案; 在绝缘层上形成凹槽; 并通过沉积金属形成金属线。
-
-
公开(公告)号：KR1019950021146A
公开(公告)日：1995-07-26
申请号：KR1019930027214
申请日：1993-12-10
Applicant: 한국전자통신연구원
IPC: H01L21/30
Abstract: 본 발명은 이중노광법에 의한 미세한 형상의 레지스터 패턴을 형성하여 T-형 게이트를 제조하는 방법에 관한 것으로서, 종래기술의 공정이 복잡하고 재료처리량이 좋지않은 문제점을 해결하기 위하여 본 발명에서는 기판 (1)위에 포토레지스트막(2)을 도포하고 마스크(3)를 이용하여 노광(5)시켜 게이트 영역을 형성하는 공정
(a)과, 상기 노광후 이동하여 재차 노광하여 세영역(6,7,8)을 형성하는 공정(b)과, 현상된 포토레지스트막의 미세선톡(9)으로 형성하는 공정(c)과, 그 위에 역상의 기울기를 갖는 상층 포토레지스트막(10)을 형성하는 공정(d)과, 그 위에 금속(12) 및 T-형 게이트금속(11)을 형성하는 공정(e)과, 상기 상층 포토레지스트막(10) 및 상기 포토레지스트막(2)을 제거하는 공정(f)을 제공함으로써 반도체 소자의 특성을 향상시키고, 게이트 형성공정을 간단히 하여 양산성을 크게 증대시켜 경제성을 개선시킬 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1019940010925B1
公开(公告)日：1994-11-19
申请号：KR1019910024257
申请日：1991-12-24
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: The method includes the steps of implanting high concentration Si ions into a substrate (4) to define a drain region to form a P type ion implantation region and an insulating film (1), inclined-etching the film (1), drain region, P type region and substrate (4) by using a resist pattern (5) to implant Si ions into the etched substrate to form a source region (6), implanting high concentration Si ions into the tilted substrate to form a channel between the source and drain regions, depositing an insulating layer (8), for isolating between the source and gate, on the source (6) and film (1), inclined-depositing a metallic layer thereon to form a gate for controlling the current of the channel layer, and depositing and thermal-treating an ohmic metallic layer on the source and drain regions, thereby defining the gate length with the etching and metal deposition processes regardless of the lithography process.
Abstract translation: 该方法包括以下步骤：将高浓度Si离子注入到衬底（4）中以限定形成P型离子注入区的漏极区和绝缘膜（1），将膜（1），漏区， P型区域和衬底（4），通过使用抗蚀剂图案（5）将Si离子注入蚀刻的衬底中以形成源极区域（6），将高浓度Si离子注入到倾斜衬底中以在源极和 漏极区域，在源极（6）和膜（1）上沉积用于在源极和栅极之间隔离的绝缘层（8），在其上倾斜沉积金属层以形成用于控制沟道层电流的栅极 ，并且在源极和漏极区域上沉积和热处理欧姆金属层，从而与蚀刻和金属沉积工艺限定栅极长度，而与光刻工艺无关。
-
-
公开(公告)号：KR1019940016952A
公开(公告)日：1994-07-25
申请号：KR1019920024462
申请日：1992-12-16
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 갈륨비소를 이용한 금속반도체 전계효과 트랜지스터의 제조방법에 관한 것으로, 반절연기판에 P형 매몰층과 형성하고 하층박막과 상층박막을 순차로 증착하고, 상층박막상에 포토레지스트막의 패턴을 형성한 후 마스크로서 사용하여 상층박막을 과식각하며, 방향성 박막을 증착하고 포토레지스터막을 리프트 - 오프하여 상층박막의 미세패턴을 형성하고, 하층박막을 식각하여 노출되는 반절연 기판 위에 게이트 금속을 증착한 후 게이트 저항의 감소를 위한 저저항 금속을 증착하며, 게이트 패턴의 형성을 위한 리프트 - 오프를 수행한 후 저저항금속을 마스크로서 사용하여 게이트 금속을 식각한 것이다.
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.019 seconds)
