-
公开(公告)号：KR100779078B1
公开(公告)日：2007-11-27
申请号：KR1020060018509
申请日：2006-02-25
Applicant: 한국전자통신연구원
IPC: H01L33/22
CPC classification number: H01L33/44 , H01L33/10 , H01L33/20 , H01L33/22 , H01L33/34 , H01L33/38 , H01L2933/0091
Abstract: 본 발명의 실리콘 발광 소자는 하부에 하부 전극층이 형성된 기판과, 상기 기판 상에 형성되고 발광층에 캐리어를 공급하는 하부 도핑층과, 상기 하부 도핑층 상에 형성되고, 실리콘 반도체층에 실리콘 양자점이나 나노점을 갖고 발광 특성을 나타내는 발광층과, 상기 발광층 상에 형성되고 상기 발광층에 캐리어를 공급하는 상부 도핑층과, 상기 상부 도핑층 상에 형성된 상부 전극층을 포함한다. 더하여, 본 발명의 실리콘 발광 소자는 상기 상부 전극층 상에 형성된 전도성 또는 비전도성의 투명 비정질막의 표면 패턴이나, 상기 상부 전극층 및 상부 도핑층을 패터닝하여 마련된 상부 전극 패턴 및 상부 도핑 패턴이나, 상기 표면 패턴, 상부 전극 패턴 및 상부 도핑 패턴을 표면 구조물로 이용하여 기하광학적으로 상기 발광층으로부터 방출되는 빛의 방출 효율을 향상시킨다.
-
公开(公告)号：KR100770013B1
公开(公告)日：2007-10-25
申请号：KR1020060120565
申请日：2006-12-01
Applicant: 한국전자통신연구원
IPC: H01L29/812
CPC classification number: H01L29/78618 , H01L29/7839
Abstract: A method of manufacturing a schottky barrier tunnel transistor is provided to prevent the damage of a spacer and to restrain the generation of a gate leakage current due to the damage of the spacer by forming a gate electrode layer and the spacer after forming source and drain regions using a silicide process. A buried oxide layer(110) is supported a support substrate. A silicon pattern(111A) and a sacrificial pattern are formed on the buried oxide layer. Source and drain regions(115) are formed on the buried oxide layer at both sidewalls of the silicon pattern. The source and drain regions are made of a metal film. An upper portion of the silicon pattern is exposed to the outside by removing the sacrificial pattern therefrom. A gate insulating layer and a gate electrode are sequentially formed on the exposed upper portion of the silicon pattern. A spacer is formed at both sidewalls of the gate electrode.
Abstract translation: 提供一种制造肖特基势垒隧道晶体管的方法，以防止间隔物的损坏，并且通过在形成源极和漏极区域之后形成栅极电极层和间隔物来抑制由于间隔物的损坏而导致的栅极漏电流的产生 使用硅化工艺。 掩埋氧化物层（110）被支撑在支撑衬底上。 在掩埋氧化物层上形成硅图案（111A）和牺牲图案。 源极和漏极区（115）形成在硅图案的两个侧壁处的掩埋氧化物层上。 源极和漏极区域由金属膜制成。 通过从其中去除牺牲图案将硅图案的上部暴露于外部。 栅极绝缘层和栅电极依次形成在硅图案的暴露的上部上。 在栅电极的两个侧壁处形成间隔物。
-
公开(公告)号：KR100770012B1
公开(公告)日：2007-10-25
申请号：KR1020060118986
申请日：2006-11-29
Applicant: 한국전자통신연구원
IPC: H01L21/338 , H01L27/095
CPC classification number: H01L29/8126 , H01L29/66409
Abstract: A schottky barrier tunnel transistor and a method of manufacturing the same are provided to obtain a thin gate insulating layer easily and to prevent the decrease of a saturated current due to a parasitic resistance by forming a gate electrode, a source region and a drain region like a schottky junction structure using a silicide layer. A gate electrode(113) is formed on a channel region of a silicon substrate in order to form a schottky junction together with the silicon substrate. Source and drain regions(115) are formed in the silicon substrate through both sides of the gate electrode. The gate electrode is composed of a metal film made of a transitional metal or a rare metal. The gate electrode is composed of a metal silicide layer. The source and drain regions are made of the metal silicide layer.
Abstract translation: 提供肖特基势垒隧道晶体管及其制造方法，以便容易地获得薄栅极绝缘层，并且通过形成栅电极，源极区和漏极区，防止由寄生电阻引起的饱和电流降低 使用硅化物层的肖特基结结构。 在硅衬底的沟道区上形成栅电极（113），以便与硅衬底一起形成肖特基结。 源极和漏极区域（115）通过栅电极的两侧形成在硅衬底中。 栅电极由过渡金属或稀有金属制成的金属膜构成。 栅电极由金属硅化物层构成。 源区和漏区由金属硅化物层制成。
-
公开(公告)号：KR1020070060970A
公开(公告)日：2007-06-13
申请号：KR1020060018509
申请日：2006-02-25
Applicant: 한국전자통신연구원
IPC: H01L33/22
CPC classification number: H01L33/44 , H01L33/10 , H01L33/20 , H01L33/22 , H01L33/34 , H01L33/38 , H01L2933/0091
Abstract: A silicon-based light emitting diode for enhancing light extraction efficiency and its fabrication method are provided to reduce a manufacturing cost by using a silicon semiconductor as a base instead of a chemical compound semiconductor. A lower electrode layer(102) is formed on a lower surface of a substrate(100). A lower doping layer(104) is formed on the substrate to supply carriers to an emission layer(106). The emission layer is formed on the lower doping layer and includes a silicon quantum dot or a nano dot formed on a silicon semiconductor layer. An upper doping layer(108) is formed on the emission layer to supply the carriers to the emission layer. An upper electrode layer(110) is formed on the upper doping layer. A surface pattern(112a) is formed on the upper electrode layer.
Abstract translation: 提供了一种用于提高光提取效率的硅基发光二极管及其制造方法，以通过使用硅半导体作为基底而不是化学化合物半导体来降低制造成本。 在基板（100）的下表面上形成下电极层（102）。 在衬底上形成下掺杂层（104），以将载流子提供给发射层（106）。 发射层形成在下掺杂层上，并且包括形成在硅半导体层上的硅量子点或纳米点。 在发射层上形成上掺杂层（108），以将载流子提供给发射层。 在上掺杂层上形成上电极层（110）。 表面图案（112a）形成在上电极层上。
-
公开(公告)号：KR1020070060962A
公开(公告)日：2007-06-13
申请号：KR1020060014683
申请日：2006-02-15
Applicant: 한국전자통신연구원
IPC: H01L33/60
Abstract: A silicon-based light emitting diode using a lateral reflector is provided to utilize effectively lateral reflecting light and to enhance light emitting efficiency by forming a reflector on an inner lateral surface of a substrate. A plurality of grooves are formed on a p type silicon substrate(100). A light emitting device layer(200) is formed by laminating an active layer(220), an n type doping layer(240), and a transparent electrode layer(260) on the p type silicon substrate within the groove. A metal electrode includes a lower metal electrode formed on a bottom surface of the p type silicon substrate, and an upper metal electrode formed on an upper surface of the light emitting device layer. A lateral surface of the groove is separated from the light emitting device layer to be utilized as a reflecting mirror.
Abstract translation: 提供了使用横向反射器的硅基发光二极管，以有效地利用横向反射光并通过在衬底的内侧表面上形成反射器来提高发光效率。 多个沟槽形成在p型硅衬底（100）上。 通过在沟槽内的p型硅衬底上层叠有源层（220），n型掺杂层（240）和透明电极层（260）来形成发光器件层（200）。 金属电极包括形成在p型硅衬底的底表面上的下金属电极和形成在发光器件层的上表面上的上金属电极。 凹槽的侧表面与发光器件层分离以用作反射镜。
-
Patent Agency Ranking
公开(公告)号：KR100659579B1
公开(公告)日：2006-12-20
申请号：KR1020050052859
申请日：2005-06-20
Applicant: 한국전자통신연구원
IPC: H01L33/22
CPC classification number: H01L33/42 , H01L33/32 , H01L51/52 , H01L51/5206
Abstract: 본 발명은 발광 소자 및 발광 소자의 제조방법에 관한 것이고, 본 발명에 따른 발광 소자에서 무기 발광 소자는 투명 전극과 접촉되는 발광층 또는 상부 도핑층에 산화막, 질화막 또는 금속막을 형성시킨 후 플라즈마 처리하여 플라즈마 식각층을 형성하여 투명 전극과 상부 도핑층과의 접촉력을 향상시킨 것이고, 또한, 본 발명에 따른 발광 소자에서 유기 발광 소자는 투명 전극이 접촉되는 기판, 특히 플라스틱 기판 상부에 산화막, 질화막 또는 금속막을 형성시킨 후 플라즈마 처리하여 플라즈마 식각층을 형성하여 기판과 투명 전극과의 접촉력을 향상시킨 것이다. 이와 같이 본 발명에 따른 발광 소자는 투명 전극의 접촉력을 개선시킴으로써 층분리를 방지하여 발광 소자의 효율을 개선시키면서 동시에 생산 수율을 향상시킨다.
발광, 소자, 플라즈마, 접촉력-
67.发明公开
公开(公告)号：KR1020060040223A
公开(公告)日：2006-05-10
申请号：KR1020040089475
申请日：2004-11-04
Applicant: 한국전자통신연구원
CPC classification number: H01L33/34 , C23C16/30 , C23C16/345 , H01L33/08 , H01L33/18 , Y10S977/773
Abstract: 본 발명의 발광소자용 실리콘 질화막은 실리콘 질화물 기저체와 그 내부에 동시에 형성된 실리콘 나노 결정구조들을 포함한다. 이 실리콘 질화막을 이용하면, 발광효율이 우수하고, 청색 및 보라색과 같은 단파장 영역을 비롯한 가시광선 영역뿐만 아니라 근적외선 영역에서의 발광도 가능한 발광소자를 제작할 수 있는 효과가 있다.
실리콘 질화막, 실리콘 발광소자, 나노 결정, 발광-
公开(公告)号：KR1020050065889A
公开(公告)日：2005-06-30
申请号：KR1020030097049
申请日：2003-12-26
Applicant: 한국전자통신연구원
CPC classification number: H01S3/0632 , B82Y10/00 , B82Y20/00 , H01S3/16 , H01S3/1603 , H01S3/163 , H01S3/1685 , H01S3/1691
Abstract: 본 발명은 비정질 실리콘 양자점과 희토류 원소가 함께 분산되어 포함되며 비정질 실리콘 양자점에 의해 희토류 원소가 여기되어 광을 방출시키는 광소자용 실리콘 질화물 박막 및 그 제조방법을 제공한다. 이를 이용하면, 비정질 실리콘 양자점이 희토류 원소의 발광특성을 매우 향상시켜 우수한 성능의 광소자를 만들 수 있다.
-
公开(公告)号：KR100461505B1
公开(公告)日：2004-12-14
申请号：KR1020020011404
申请日：2002-03-04
Applicant: 한국전자통신연구원
IPC: H01L21/84
Abstract: PURPOSE: A method for manufacturing a nitride semiconductor substrate is provided to be capable of reducing manufacturing costs and increasing the area. CONSTITUTION: A buffer layer(11) made of an aluminum nitride(AlN) film is formed on a silicon substrate(10) for buffering lattice mismatch by using MBE(Molecular Bean Epitaxy). An oxide layer(11a) is formed on the buffer layer(11) by performing thermal oxidation processing. A nitride layer(12) is formed on the oxide layer(11a). Then, the silicon substrate(10) is removed.
Abstract translation: 目的：提供一种用于制造氮化物半导体衬底的方法，以能够降低制造成本和增加面积。 构成：在硅衬底（10）上形成由氮化铝（AlN）膜制成的缓冲层（11），以通过使用MBE（分子束外延）缓冲晶格失配。 通过执行热氧化处理在缓冲层（11）上形成氧化物层（11a）。 在氧化物层（11a）上形成氮化物层（12）。 然后，去除硅衬底（10）。
-
公开(公告)号：KR102215307B1
公开(公告)日：2021-02-16
申请号：KR1020150013420
申请日：2015-01-28
Applicant: 한국전자통신연구원
IPC: G02F1/153
Abstract: 본발명에따른전기변색소자는제1 전극상에서, 제1 포어를갖는제1 나노구조체및 상기제1 나노구조체상에제공된제1 전기변색분자들을포함하는제1 전기변색층,; 상기제1 전기변색층의상면상에배치되고, 상기제1 전기변색층의제1 함몰부로연장되는전해질; 및상기전해질상에배치되는제2 나노구조체를포함할수 있다. 상기제1 나노구조체는그 상면상에제1 함몰부를가질수 있다. 상기제2 나노구조체는그 내부에제2 포어및 그하면상에제2 함몰부를가질수 있다.
-
-
-
-
-
-
-
-
-
Search Results
130
records
(took 0.079 seconds)
