公开(公告)号：CN1315822A

公开(公告)日：2001-10-03

申请号：CN01103912.4

申请日：2001-02-12

Applicant: 日本胜利株式会社

Inventor： 真道素志 ,  大摫充 ,  濑川惠嗣

IPC: H05K1/16 ,  H05K3/00

CPC classification number: H05K1/167 ,  H01C17/12 ,  H05K1/0206 ,  H05K1/165 ,  H05K3/388 ,  H05K3/4644 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/0209 ,  H05K2201/0317 ,  H05K2201/09509 ,  H05K2201/09763 ,  H05K2203/0361 ,  Y10T29/49082

Abstract: 提供可以形成高精度地控制尺寸和厚度的印刷电路板的薄膜电阻体元件10的形成方法。该方法包括以下步骤：通过干式处理来形成规定厚度的薄膜电阻层26;在薄膜电阻层上形成导电层28;以及通过有选择地腐蚀所述导电层来形成至少两个导电层焊盘18,从而在所述导电层焊盘之间形成规定电阻值的薄膜电阻体16。由此,可以形成高精度地控制尺寸和厚度的薄膜电阻体。

公开(公告)号：CN106031316B

公开(公告)日：2019-06-28

申请号：CN201580009471.1

申请日：2015-02-20

Applicant: 三井金属矿业株式会社

Inventor： 桑子富士夫 ,  松岛敏文 ,  细井俊宏

IPC: H05K3/46 ,  B32B15/08

CPC classification number: H05K1/162 ,  B32B15/00 ,  B32B15/04 ,  B32B15/20 ,  B32B2307/51 ,  B32B2457/00 ,  B32B2457/08 ,  B32B2457/16 ,  H05K1/0298 ,  H05K1/09 ,  H05K1/115 ,  H05K3/0047 ,  H05K3/022 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4623 ,  H05K3/4644 ,  H05K2201/0154 ,  H05K2201/09763

Abstract: 本发明的目的在于，提供在高多层的内置电容电路多层印刷线路板的制造中，当通过钻孔加工形成了通孔形成用的贯通孔时，电容介电层不产生裂纹的电容器层形成材料等。为了实现该目的，采用了内置电容器层形成用覆铜层压板等，所述内置电容器层形成用覆铜层压板是用于为了在多层印刷线路板的内层形成铜层/电容介电层/铜层的结构的内置电容电路的覆铜层压板，其特征在于，构成该电容介电层的树脂膜的厚度方向的复合弹性率Er小于6.1GPa。

公开(公告)号：CN108428554A

公开(公告)日：2018-08-21

申请号：CN201711082680.6

申请日：2017-11-07

Applicant: 三星电机株式会社

Inventor： 柳一焕 ,  洪奇杓 ,  李种皓

IPC: H01G4/30 ,  H01G4/224 ,  H01G4/232

CPC classification number: H01G4/232 ,  H01G4/005 ,  H01G4/12 ,  H01G4/236 ,  H01G4/30 ,  H01G4/33 ,  H01G9/048 ,  H01G9/07 ,  H01L28/40 ,  H05K1/162 ,  H05K2201/09763 ,  H01G4/224

Abstract: 本发明提供一种电容器组件以及制造电容器组件的方法。所述电容器组件包括：主体，包括堆叠有多个介电层和堆叠有多个内电极且相应的介电层插设在所述多个内电极之间的结构；增强层，位于所述主体的所述内电极暴露于其的表面上，从而覆盖所述内电极的部分；以及外电极，连接到所述内电极，同时覆盖所述内电极和所述增强层。

公开(公告)号：CN102065650B

公开(公告)日：2013-11-20

申请号：CN201010543622.0

申请日：2010-11-08

Applicant: 索尼公司

Inventor： 庄子光治 ,  足立研

IPC: H05K3/46 ,  H05K1/16

CPC classification number: H05K1/162 ,  H05K2201/09509 ,  H05K2201/09763 ,  H05K2203/125

Abstract: 本发明提供一种印刷电路板及其制造方法，该制造方法包括：电容元件形成步骤，在基板内的基板树脂层中埋设电容元件，该基板包括与插设在其间的基板树脂层层叠的多个配线层，该电容元件形成步骤包括采用多个配线层之一上的导电层或者采用多个配线层之一形成下电极；在基板树脂层的耐热温度以下且室温以上的温度下形成含结晶金属氧化物的电容器电介质膜；以及在电容器电介质膜的在与下电极相反的一侧的上表面上形成上电极。

公开(公告)号：CN101917819B

公开(公告)日：2013-04-03

申请号：CN201010244871.X

申请日：2006-06-13

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/11 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01084 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/113 ,  H05K1/162 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

公开(公告)号：CN101170869B

公开(公告)日：2011-11-23

申请号：CN200710165521.2

申请日：2007-10-26

Applicant: 三星电机株式会社

Inventor： 孙升铉 ,  郑栗教 ,  林成泽 ,  郑炯美

IPC: H05K1/16 ,  H05K3/30

CPC classification number: H01G4/33 ,  H01G4/228 ,  H05K1/162 ,  H05K3/388 ,  H05K3/4069 ,  H05K3/4652 ,  H05K2201/0179 ,  H05K2201/035 ,  H05K2201/09509 ,  H05K2201/09763

Abstract: 本发明提供了一种制造埋置电容器的印刷电路板的方法。在该方法中，制备包括叠层板的叠层体，该叠层板在其两个面上具有第一和第二铜膜，其中在至少一个面上设置至少一个底电极。在该至少一个底电极上形成介电层。在介电层的待形成电容器的上表面上形成金属层。在该金属层的上表面的至少一个区域上形成导电胶层，其中该导电胶层和金属层被设置作为顶电极。在叠层板的两个面上分别形成绝缘树脂层。在该绝缘树脂层中形成导电通路以便于使其连接至该导电胶层。

公开(公告)号：CN101917819A

公开(公告)日：2010-12-15

申请号：CN201010244871.X

申请日：2006-06-13

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/11 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01084 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/113 ,  H05K1/162 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

公开(公告)号：CN101653050A

公开(公告)日：2010-02-17

申请号：CN200880010835.8

申请日：2008-02-06

Applicant: 新美亚通讯设备有限公司

Inventor： 尼古拉斯·彼恩诺

IPC: H05K1/16

CPC classification number: H05K1/162 ,  H05K2201/09309 ,  H05K2201/09763 ,  H05K2201/10689 ,  H05K2201/10734 ,  Y10T29/4913

Abstract: 提供了一种多层电路板，其具有埋入电容层和针对特定器件的嵌入式局部非分立分布电容元件。提供了一种印刷电路板，其包括(1)第一电介质层，(2)耦合到第一电介质层的第一表面的第一传导层，(3)耦合到第一电介质层的第二表面的第二传导层，(4)邻近于第一传导层的局部分布非分立电容元件，其中该电容元件占据与一位置近似重合的区域，将耦合到该电容元件的器件将被安装在所述位置上。嵌入式局部非分立分布电容元件可提供针对特定器件的电容，以为该特定器件抑制电压/电流噪声。

公开(公告)号：CN101617573A

公开(公告)日：2009-12-30

申请号：CN200780043719.1

申请日：2007-12-11

Applicant: E.I.内穆尔杜邦公司

Inventor： J·D·萨默斯 ,  武藤勉

IPC: H05K1/16 ,  H01G4/33 ,  H01G4/12

CPC classification number: H05K1/162 ,  H01G4/224 ,  H01L23/50 ,  H01L2924/0002 ,  H05K3/1291 ,  H05K2201/0154 ,  H05K2201/0158 ,  H05K2201/0187 ,  H05K2201/0355 ,  H05K2201/09763 ,  H05K2203/1126 ,  H01L2924/00

Abstract: 本发明涉及组合物，以及此类组合物在保护性涂层尤其是电子装置保护性涂层方面的用途。本发明涉及涂布有复合包封材料且嵌入在印刷线路板中的箔上烧结型陶瓷电容器。

公开(公告)号：CN101542722A

公开(公告)日：2009-09-23

申请号：CN200880000049.X

申请日：2008-04-02

Applicant: 揖斐电株式会社

Inventor： 河野秀一

IPC: H01L23/32 ,  H01L23/12

CPC classification number: H05K1/162 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K3/3436 ,  H05K3/423 ,  H05K2201/0179 ,  H05K2201/09763 ,  H05K2201/10378 ,  H05K2201/10734 ,  H05K2203/0733 ,  H01L2924/00

Abstract: 本发明提供一种中继基板。中继基板(10)包括：具有第1通孔(14)和第2通孔(16)的基板主体(12)；在形成于第1通孔(14)和第2通孔(16)的内表面以及基板主体(12)的第1表面的第1电极部(22)上层叠电介体层(24)和第2电极部(26)而成的电容器(20)；在第1通孔(14)内的被第2电极部(26)包围而成的空间内填充电绝缘材料而成的绝缘层(18)；贯通该绝缘层(18)、一端与第1电极部(22)电连接、并与第2电极部(26)电绝缘的第1柱体(40)。在该第1柱体(40)的两端分别设有第1焊盘(31)和第2焊(32)。另一方面，在第2通孔(16)内还具有第2柱体，该第2柱体的外周面与第2电极部(26)接触，与第1电极部(22)电绝缘。在该第2柱体(42)的两端分别设有第3焊盘(33)和第4焊盘(34)。