公开(公告)号：KR1020090059799A

公开(公告)日：2009-06-11

申请号：KR1020070126847

申请日：2007-12-07

Applicant: 한국전자통신연구원

Inventor： 류호준 ,  양우석 ,  조성목 ,  전상훈 ,  유병곤 ,  최창억

IPC: C04B35/16 ,  C04B111/90

CPC classification number: G01J5/20 ,  C22C1/04 ,  C23C14/14 ,  C23C14/3464

Abstract: A resistant material for a microbolometer and the manufacturing method thereof are provided to secure high TCR and low resistance value by adding either antimony or antimony with germanium to silicone. A method for manufacturing a resistant material for a microbolometer comprises: the first step of preparing chambers for the purpose of applying RF or DC power independently; the second step of independently introducing silicone and antimony to each chamber to manufacture an alloy; and the third step of independently applying the power to each chamber and controlling the composition of the alloy. The applied power to the chamber with silicone is 200W-300W. The applied power to the chamber with antimony is 50W-125W.

Abstract translation: 提供微电热计的耐电材料及其制造方法，以通过将锑或锑与锗加入到硅酮中来确保高TCR和低电阻值。 一种用于制造微电热计的电阻材料的方法包括：为了独立地施加RF或DC电力的目的而制备室的第一步骤; 独立地将硅和锑引入每个室以制造合金的第二步骤; 以及独立地将功率施加到每个室并控制合金的组成的第三步骤。 使用硅胶对腔室施加的功率为200W-300W。 锑室的施加功率为50W-125W。

公开(公告)号：KR100895797B1

公开(公告)日：2009-05-08

申请号：KR1020070127796

申请日：2007-12-10

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  윤성민 ,  박영삼 ,  정순원 ,  유병곤

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: 본 발명은 발열층을 포함하는 상변화 소자의 제조 방법에 관한 것으로, 발열층의 형성 온도를 상온에서 500℃ 사이의 온도로 한정함으로써 반도체 공정에서 널리 사용되는 Al 등의 금속을 그 하부에 위치하는 하부전극 물질로 사용할 수 있도록 한다.
본 발명의 상변화 소자는, 하부 전극층; 상기 하부 전극층 상면에 형성되며 전도도를 높이는 도펀트를 함유하는 SiGe 재질의 발열층; 상기 발열층 상면에 형성된 상변화 특성을 가지는 상변화 영역; 및 상기 상변화층 상면에 형성된 상부 전극을 포함하는 것을 특징으로 한다.
상변화, 메모리, 비휘발성, 발열층, 실리콘-게르마늄, 스퍼터링

公开(公告)号：KR1020080052169A

公开(公告)日：2008-06-11

申请号：KR1020070040047

申请日：2007-04-24

Applicant: 한국전자통신연구원

Inventor： 양우석 ,  조성목 ,  류호준 ,  유병곤

IPC: H01L31/0248 ,  H01L27/14 ,  H01L31/0392

CPC classification number: Y02E10/50 ,  H01L31/09 ,  G01J5/0853 ,  H01L31/0216 ,  H01L31/02366 ,  H01L31/0392 ,  H01L31/186

Abstract: A bolometer is provided to reduce 1/f noise without causing deterioration of a detection circuit by using polycrystalline silicon with increased crystallization or a silicon germanium resistance layer on a substrate including a detection circuit. A detection circuit is included in a semiconductor substrate(210). A reflection layer(214) is disposed in an partial region of the surface of the semiconductor substrate. A metal pad(212) is positioned on the surface of the semiconductor substrate at both sides of the reflection layer, separated from the reflection layer. A sensor structure(230) is positioned on the semiconductor substrate, forming a space from the surface of the reflection layer by an interval of lambda/4 of the wavelength of infrared rays. The sensor structure includes a body part positioned on the reflection layer and a support arm electrically connected to the outside of the body part by the metal pad. The body part includes a polycrystalline resistance layer made of silicon or silicon germanium(Si1-xGex, x=0.2~0.5) into which polycrystalline impurities are doped. A first insulation layer(232), a resistance layer, a second insulation layer(236), an electrode(238), an adsorption layer and a third insulation layer(242) can sequentially be stacked in the body part, and the second insulation layer, the electrode and the third insulation layer can sequentially be stacked in the support arm.

Abstract translation: 提供了一种辐射热量计，以在包括检测电路的基板上使用具有增加的结晶的多晶硅或者硅锗电阻层来降低1 / f噪声而不会导致检测电路的劣化。 检测电路包括在半导体衬底（210）中。 反射层（214）设置在半导体衬底的表面的部分区域中。 金属焊盘（212）位于反射层两侧的半导体衬底的表面上，与反射层分离。 传感器结构（230）位于半导体衬底上，以红外线波长的λ/ 4的间隔从反射层的表面形成空间。 传感器结构包括位于反射层上的主体部分和通过金属垫电连接到主体部分的外部的支撑臂。 主体部分包括由多晶杂质掺杂的硅或硅锗（Si1-xGex，x = 0.2〜0.5）制成的多晶电阻层。 第一绝缘层（232），电阻层，第二绝缘层（236），电极（238），吸附层和第三绝缘层（242）可以依次堆叠在主体部分中，第二绝缘层 层，电极和第三绝缘层可以顺序地堆叠在支撑臂中。

公开(公告)号：KR1020080052083A

公开(公告)日：2008-06-11

申请号：KR1020060124118

申请日：2006-12-07

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  윤성민 ,  이남열 ,  박영삼 ,  유병곤

IPC: H01L27/115

CPC classification number: H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1666 ,  G11C13/0004

Abstract: A phase shift memory device is provided to reduce the power consumption of the entire phase shift memory by reducing reset current. A transistor includes a gate electrode on a semiconductor substrate(100) and first and second impurity regions formed in the semiconductor substrate at both sides of the gate electrode. A bitline is electrically connected to the first impurity region. A phase shift resistance device(150) is electrically connected to the second impurity region. The phase shift resistance device includes a lower electrode(152) made of a doped SiGe layer, a phase shift layer(154) in contact with the lower electrode, and an upper electrode(156) connected to the phase shift layer. A conductive base layer can be formed between the semiconductor substrate and the lower electrode.

Abstract translation: 提供一种相移存储器件，通过减少复位电流来降低整个相移存储器的功耗。 晶体管包括在半导体衬底（100）上的栅电极和形成在栅电极两侧的半导体衬底中的第一和第二杂质区。 位线与第一杂质区电连接。 相移阻抗器件（150）电连接到第二杂质区域。 相移电阻装置包括由掺杂的SiGe层制成的下电极（152），与下电极接触的相移层（154）和连接到相移层的上电极（156）。 可以在半导体衬底和下电极之间形成导电基层。

公开(公告)号：KR1020080051777A

公开(公告)日：2008-06-11

申请号：KR1020060123401

申请日：2006-12-06

Applicant: 한국전자통신연구원

Inventor： 박영삼 ,  이승윤 ,  윤성민 ,  이남열 ,  유병곤

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: A phase change memory device and a manufacturing method thereof are provided to reduce a contact area between a heat radiating electrode and a phase change layer pattern by contacting a side of the heat radiating electrode with the phase change layer pattern. A lower electrode(110) is formed on a semiconductor substrate(100), and a first insulating pattern(122) is formed on the lower electrode. A heat radiating electrode(132) is extended from the first insulating pattern to the lower electrode, on which one side is laid on the first insulating pattern. A second insulating pattern(124) is formed on the heat radiating electrode in the same pattern as the heat radiating pattern. A phase change layer pattern(134) is extended from the second insulating pattern to the first insulating pattern, of which a portion contacts one side of the heat radiating electrode on the first insulating pattern. A contact(142) is electrically connected to the phase change layer pattern, and an upper electrode(144) is electrically connected to the phase change layer pattern.

Abstract translation: 提供了一种相变存储器件及其制造方法，其通过使热辐射电极的一侧与相变层图案接触来减小散热电极与相变层图案之间的接触面积。 在半导体衬底（100）上形成下电极（110），在下电极上形成第一绝缘图案（122）。 散热电极（132）从第一绝缘图案延伸到下电极，一侧被放置在第一绝缘图案上。 第二绝缘图案（124）以与散热图案相同的图案形成在散热电极上。 相变层图案（134）从第二绝缘图案延伸到第一绝缘图案，其中一部分接触第一绝缘图案上的散热电极的一侧。 触点（142）电连接到相变层图案，并且上电极（144）电连接到相变层图案。

公开(公告)号：KR100833491B1

公开(公告)日：2008-05-29

申请号：KR1020060038331

申请日：2006-04-27

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  류상욱 ,  윤성민 ,  박영삼 ,  최규정 ,  이남열 ,  유병곤

IPC: H01L27/10 ,  H01L27/105 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/0635 ,  G11C13/0004 ,  G11C13/0069 ,  G11C2013/008 ,  G11C2213/79 ,  H01L21/8249 ,  H01L27/2445 ,  H01L45/06 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  Y10S438/947

Abstract: 고기능 및 다기능의 SOC의 구현에 필요한 임베디드 메모리 및 그 제조방법에 대해 개시한다. 그 메모리 및 방법은 기판에 각각 인접하여 배치되고 전기적으로 연결된 바이폴라 트랜지스터, 상변화 메모리 소자 및 MOS 트랜지스터를 포함한다. 이때, 바이폴라 트랜지스터는 콜렉터 상에 배치된 SiGe으로 이루어진 베이스를 포함한다. 상변화 메모리 소자는 전류에 의하여 비정질 상태와 결정 상태로 가역적으로 변환되는 상변화 재료층 및 상변화 재료층의 하부에 콘택되며 SiGe으로 이루어진 발열층을 포함할 수 있다.
SOC, 임베디드 메모리, SiGe, 베이스, 상변화 메모리, BiCMOS

公开(公告)号：KR100687709B1

公开(公告)日：2007-02-27

申请号：KR1020040089162

申请日：2004-11-04

Applicant: 한국전자통신연구원

Inventor： 윤성민 ,  류상욱 ,  신웅철 ,  이남열 ,  유병곤

IPC: H01L27/10

CPC classification number: G11C11/5692 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2213/71 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144

Abstract: 복수의 개별적인 단위 상변화 메모리 소자가 수평 또는 수직으로 배치되어 있는 멀티비트형 상변화 메모리 소자 및 그 구동 방법에 대하여 개시한다. 본 발명에 따른 멀티비트형 상변화 메모리 소자는 발열성 전극과 각각 접촉하는 복수개의 접촉부로 이루어지고 각각 단위 상변화 메모리 소자를 구성하는 복수개의 활성 영역을 가지는 상변화 재료층을 구비한다. 상기 상변화 재료층은 복수개의 상기 활성 영역이 복수개의 어레이 형태로 배열되어 있는 하나의 재료층으로 구성될 수 있다. 또는, 상기 상변화 재료층은 1개 또는 복수개의 상기 활성 영역이 각각 하나의 어레이 형태로 배열되어 있는 복수개의 상변화 재료층으로 구성될 수도 있다. 이 때, 상기 복수의 상변화 재료층은 각각 동일한 수평면상에 형성될 수도 있고, 각각 동일한 수직선상에서 서로 다른 수평면상에 형성될 수도 있다.
멀티비트, 상변화 메모리, 어레이, 수평, 수직

公开(公告)号：KR100596508B1

公开(公告)日：2006-07-05

申请号：KR1020030097071

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 노태문 ,  권성구 ,  이대우 ,  박일용 ,  양일석 ,  유병곤 ,  김종대

IPC: H01L27/092 ,  H01L21/8228

Abstract: 본 발명은 실리콘 기판과, 상기 실리콘 기판상에 형성된 Fin 채널, 게이트 절연막, 게이트 및 소스/드레인 전극을 포함하는 FinFET 및 FinFET의 Fin채널 제조방법에 관한 것으로서, 상기 Fin 채널은, 상기 실리콘 기판상에 형성되는 버퍼층인 경사 SiGe층상에 형성되며, 상기 경사 SiGe층 상부에 에피택셜 성장되며 적어도 일영역에 패터닝된 Fin이 구비된 이완된 SiGe층, 및 상기 이완된 SiGe층상에 적어도 상기 Fin상에 형성되는 스트레인드 실리콘층을 포함하여 구성되거나, 상기 실리콘 기판의 적어도 일영역에 패터닝된 실리콘 Fin, 상기 실리콘 Fin 상에 에피택셜 성장된 스트레인드 SiGe층, 및 상기 스트레인드 SiGe층 상에 에피택셜 실리콘층을 포함하여 구성되도록 한다. 이러한 구성을 통해서, 종래의 실리콘 FinFET 보다 소자의 성능을 크게 향상시킬 수 있다.
나노, Fin, MOSFET, FinFET, 스트레인드 Si, 스트레인드 SiGe, 게이트 절연막

公开(公告)号：KR1020060070290A

公开(公告)日：2006-06-23

申请号：KR1020040108976

申请日：2004-12-20

Applicant: 한국전자통신연구원

Inventor： 윤성민 ,  류상욱 ,  신웅철 ,  이남열 ,  유병곤

IPC: H01L21/8247

CPC classification number: H01L45/1691 ,  H01L21/28123 ,  H01L45/1675

Abstract: 상변화 메모리 소자의 제조방법을 제공한다. 본 발명은 리소그래피 장비를 폴리실리콘층을 패터닝하여 폴리실리콘 패턴을 형성하고, 폴리실리콘 패턴을 산화시켜 임계선폭이 작은 폴리실리콘 패턴을 형성한다. 상기 임계선폭이 작은 폴리실리콘 패턴을 이용하여 금속 마스크막에 미세홀을 형성할 수 있고, 상기 미세홀에 의해 절연층에 미세 접점을 형성할 수 있다. 따라서, 본 발명은 상기 미세 접점 형성 공정을 이용하여 저소비전력형 고밀도 상변화 메모리 소자를 제조할 수 있다.

公开(公告)号：KR100541975B1

公开(公告)日：2006-01-10

申请号：KR1020030096035

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 양일석 ,  김종대 ,  이대우 ,  노태문 ,  박일용 ,  권성구 ,  유병곤

IPC: G09G3/30

CPC classification number: G09G3/30 ,  G09G2310/027 ,  G09G2320/0276

Abstract: 본 발명은 디지털 신호를 아날로그 신호로 변환하고 이 변환과정에서 동시에 램프 신호를 생성하는 디지털-아날로그 변환/램프 회로를 구비하는 능동 구동형 EL의 소스 구동회로를 제공한다. 이를 통해 온도나 문턱전압 변동에 무관하고 종래의 램프 회로를 사용하지 않을 수 있어 고집적도가 가능하도록 할 수 있다.
능동, 무기 EL, 소스 구동회로