公开(公告)号：CN102301447A

公开(公告)日：2011-12-28

申请号：CN200980145505.4

申请日：2009-11-13

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·阿雷纳

IPC: H01L21/02

CPC classification number: H01L21/0254 ,  H01L21/02458 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647

Abstract: 本发明涉及一种方法，其可应用于半导体结构和III-氮化物材料层的外延生长过程中，从而接连提高连续层的质量。在初始表面上生长中间外延层，以使生长坑形成在初始表面中所存在的表面位错处。然后根据外延横向过生长的已知现象在中间层上生长跟随层，因此其横向延伸并且封闭至少相交生长坑的聚结。优选地，在生长跟随层之前，沉积间断的介质材料薄膜，以使介质材料间断沉积，以便降低横向生长材料中的位错的数量。本发明的方法可以对相同的结构执行多次。此外，本发明还涉及通过这些方法制造的半导体结构。

公开(公告)号：CN102194507A

公开(公告)日：2011-09-21

申请号：CN201010299692.6

申请日：2010-09-28

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·马聚 ,  R·费兰特 ,  B-Y·阮

IPC: G11C7/06

CPC classification number: G11C7/08 ,  G11C7/06 ,  G11C7/067 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4097 ,  G11C2211/4016

Abstract: 本发明涉及一种根据第一方面用于串联存储器单元的纳米灵敏放大器，包括：写入级，包括CMOS反相器，其输入端直接或间接的连接到灵敏放大器的输入端，以及其输出端连接到灵敏放大器的输出端，所述灵敏放大器被设计为连接到局部位线，对所述串联的单元寻址；读取级，包括灵敏晶体管，其栅极连接到反相器的输出端，以及其漏极连接到反相器的输入端。

公开(公告)号：CN102136448A

公开(公告)日：2011-07-27

申请号：CN201010613517.X

申请日：2010-12-24

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·苏斯比 ,  B·阿斯帕 ,  T·巴尔热 ,  C·拉加荷布朗夏

IPC: H01L21/762

CPC classification number: H01L21/2007 ,  H01L21/187

Abstract: 本发明涉及一种对结构进行退火的退火过程，所述结构包括至少一个晶片，所述退火过程包括在氧化气氛中对所述结构进行退火以便在所述结构的至少一部分暴露表面上形成氧化层(310)的第一步骤，所述结构在第一位置与保持器(312)接触。所述过程还包括：将所述保持器上的所述结构移位到在第一退火步骤中所述结构和所述保持器之间的一个或多个接触区域(314)露出的第二位置的移位步骤、以及在氧化气氛中对处于第二位置的所述结构进行退火的第二退火步骤。

公开(公告)号：CN102084478A

公开(公告)日：2011-06-01

申请号：CN200980126223.X

申请日：2009-07-03

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： K·布德尔 ,  D·朗德吕 ,  K·朗德里

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明涉及一种制造结构的方法，所述结构特别应用于电子学、光学、或光电子学的领域，该结构包括支撑衬底(3)上的半导体材料的薄层(1)，其中：a)所述薄层(1)通过分子附着力粘接键合到所述支撑衬底(3)上；b)通过该方式得到的所述结构被热处理，以稳定粘接键合界面(2)，其特征在于在步骤b)之前，在所述界面(2)上进行离子注入，从而薄层(1)上的原子被转移到支撑衬底(3)上，和/或支撑衬底(3)上的原子被转移到薄层(1)上。

公开(公告)号：CN102047424A

公开(公告)日：2011-05-04

申请号：CN200980118433.4

申请日：2009-05-18

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B-Y·阮 ,  C·马聚尔

IPC: H01L27/12 ,  H01L21/70

CPC classification number: H01L21/76254 ,  H01L21/76256

Abstract: 在优选实施例中，本发明提供了半导体结构，其具有半导体支撑件、置于支撑件的一部分之上的绝缘层，以及置于该绝缘层之上的半导体表面层。电子器件可以形成在该表面层之中，也可以形成于该衬底的未被该绝缘层覆盖的半导体体区域的暴露部分中。本发明还提供了制造这种半导体结构的方法，首先从衬底开始，该衬底包括置于连续绝缘层之上的半导体表面层，该绝缘层和表面层均置于半导体支撑件之上，通过转换衬底的至少一个选定区域来形成该衬底的暴露的半导体体区域。

公开(公告)号：CN101796627A

公开(公告)日：2010-08-04

申请号：CN200880105332.9

申请日：2008-09-01

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： A·加尼尔

IPC: H01L21/762 ,  H01L21/265

CPC classification number: H01L21/76254 ,  H01L33/0079

Abstract: 本发明涉及一种获得混合衬底的工艺，所述混合衬底包括至少一个III/N型氮化物材料的有源层，其用于电子学领域的应用，其特征在于所述工艺包括以下步骤：选择III/N型氮化物材料制成的源衬底(1)，所述氮化物材料具有六方晶系单晶晶体学结构；为了在所述衬底的内部形成一定量的限定弱化区域(13)的纳米凹陷，以等于或者大于1×1016He+/cm2至1×1017He+/cm2的注入剂量，通过源衬底(1)的一个被称为“注入面″(10)的面，执行He+氦离子至源衬底(1)中的注入，所述注入面位于平行或基本平行于所述氮化物材料的晶体学“c”轴的平面中，其中所述弱化区域限定所述有源层(14)；以及通过施加总能量预算转移所述有源层(14)，所述总能量预算能够导致所述有源层(14)从源衬底(1)被分离，所述预算至少包括能够导致所述纳米凹陷生长成凹陷(12’)的热预算的应用。

公开(公告)号：CN1879204B

公开(公告)日：2010-07-14

申请号：CN200380110781.X

申请日：2003-12-03

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： E·内雷 ,  E·阿雷纳 ,  L·埃卡尔诺

IPC: H01L21/324 ,  H01L21/302 ,  H01L21/477

CPC classification number: H01L21/3247 ,  H01L21/02052 ,  H01L21/76251

Abstract: 本发明涉及一种降低半导体晶片自由面的粗糙度的工艺，所述工艺包括用于平滑所述自由面的单个退火步骤，所述单个退火步骤实施为纯氩气氛下的RTA，其特征在于，在RTA之前，以可控模式吹洗退火环境的气氛，以便于建立允许减少晶片上初步污染物的可控吹洗气氛。

公开(公告)号：CN1950937B

公开(公告)日：2010-06-16

申请号：CN200580014163.4

申请日：2005-03-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  T·赤津 ,  N-P·源 ,  O·雷萨克 ,  K·布德尔

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y02P70/605

Abstract: 本发明涉及一种形成包含从施主晶片(10)剥离的层(2)的结构(30)的方法，该施主晶片(10)在去除之前包含由不同材料制成的第一层(1)和第二层(2)。本发明的方法在于：(a)注入原子种类用于在第二层(2)下面形成脆弱区(4)，(b)将施主晶片(10)键合到接收晶片(20)，(c)提供能量用于在脆弱区(4)中从施主晶片分离剥离层(1，2)，以及(d)选择性地蚀刻在第二层(2)前面的第一层(1)的剩余部分。所述方法还涉及在低于约800℃的温度进行的键合增强阶段。以这样一种方式来控制在阶段(a)执行的注入的参数，使得在阶段(c)之后立即出现的粗糙度最小化。

公开(公告)号：CN100576448C

公开(公告)日：2009-12-30

申请号：CN03804691.1

申请日：2003-01-21

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉瑟兰 ,  F·勒特尔特

IPC: H01L21/18 ,  H01L21/265 ,  H01L21/762 ,  H01L21/20 ,  H01L21/76

CPC classification number: H01L21/02032 ,  H01L21/187 ,  H01L21/2007 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/7602 ,  H01L21/76254

Abstract: 本发明涉及从源基板(1)向接收基板(4)转移单晶碳化硅薄层(100)的优化方法，包括由以下组成的步骤：-用大多数的H+离子轰击所述源基板(1)的正面以形成脆化带(5)，-沿所述脆化带(5)从所述源基板(1)的剩余部分(10)分离所述薄层(100)，其特征在于，根据以下不等式进行H+离子的注入，其中注入计量D用每平方厘米的H+离子数目来表示，且用keV表示注入能量E，其大于或等于95keV：[(E×1·1014+5·1016)/1.1]≤D≤[(E×1·1014+5·1016)/0.9]且其特征在于，在粘合步骤之后，施加足够的热量束以完整地或几乎完整地剥落未转移到所述接收基板(4)的源基板(1)的所述薄层(100)的带(12)。

公开(公告)号：CN100557785C

公开(公告)日：2009-11-04

申请号：CN03820053.8

申请日：2003-08-26

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： B·吉斯兰 ,  C·奥伦特 ,  B·奥斯特努德 ,  Y·勒瓦扬 ,  T·阿卡苏

IPC: H01L21/762

CPC classification number: H01L21/02032 ,  C30B33/00 ,  H01L21/76251 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259

Abstract: 提供一种在移去至少一个有用层之后再循环施主晶片(10)的方法，该施主晶片(10)依次包括衬底(1)、缓冲结构(I)和移去之前的有用层。该方法包括采用机械手段除去发生移去的一侧上的施主晶片(10)的一部分，从而在除去物质之后，保留至少一部分缓冲结构(I)，这部分缓冲结构(I)能在后来的有用层移去期间被再用作至少一部分缓冲结构(I)。本文献还涉及：a)从根据本发明能再循环的施主晶片(10)上除去薄层的方法；b)根据本发明可以再循环的施主晶片(10)。