-
-
-
-
-
公开(公告)号：KR1020170141940A
公开(公告)日：2017-12-27
申请号：KR1020160074993
申请日：2016-06-16
Applicant: 한국전자통신연구원
IPC: G06F17/30
Abstract: 이동형저장매체의사용이력식별장치및 방법이개시된다. 본발명의일실시예에따른이동형저장매체의사용이력식별장치는이동저장매체의사용이력에관련된이벤트정보를분석하는이벤트정보분석부; 상기이벤트정보의분석결과에기반하여레지스트리정보를분석하는레지스트리정보분석부; 상기레지스트리정보의분석결과에기반하여상기사용이력에관련된파일들을분석하는파일실행분석부및 상기이벤트정보, 상기레지스트리정보및 상기파일들의분석결과들중 어느하나이상에기반하여상기사용이력을식별하는사용이력식별부를포함한다.
Abstract translation: 公开了一种用于可移动存储介质的使用历史识别设备和方法。 根据本发明实施例的便携式存储介质的使用历史识别设备包括：事件信息分析器，用于分析与移动存储介质的使用历史有关的事件信息; 注册信息分析器，用于基于事件信息的分析结果来分析注册信息; 基于注册表的文件执行分析部分和事件信息分析与使用历史有关的文件，任何一个或多个的注册表信息的分析结果和文件的基础上，确定使用历史的分析结果 和使用历史识别单元。
-
Patent Agency Ranking
公开(公告)号：KR100898752B1
公开(公告)日：2009-05-25
申请号：KR1020070094687
申请日：2007-09-18
Applicant: 한국전자통신연구원
IPC: H01L27/115 , H01L21/8247
Abstract: 본 발명은 반도체 메모리 소자의 고집적화에 따른 누설전류(leakage current)의 발생을 억제하여 정확한 데이터 판독이 가능한 고집적 반도체 메모리 소자 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 고집적 반도체 메모리 소자는 기판에 형성되고, 채널영역과 쇼트키접합(schottky junction)을 형성하는 소스 및 드레인 전극 및 상기 채널영역의 기판 상부에 형성되고, 복수개의 실리콘나노점으로 구성된 플로팅게이트를 포함하고 있으며, 이를 통하여 반도체 메모리 소자의 고집적화에 따른 누설전류의 발생을 억제시켜 정확한 데이터 판독이 가능한 고집적 반도체 메모리 소자를 제공하는 효과가 있다.
플래시메모리, 쇼트기 접합, 금속 실리사이드-
公开(公告)号：KR100758285B1
公开(公告)日：2007-09-12
申请号：KR1020060094397
申请日：2006-09-27
Applicant: 한국전자통신연구원
CPC classification number: G01N33/54366 , B01L3/502707 , B01L2200/12 , B01L2300/0636 , B01L2300/0645 , B01L2300/0887 , G01N35/085
Abstract: A bio sensor is provided to improve sensitivity of bio materials by adsorbing them with all four surfaces of a sensing part, and simultaneously detect various kinds of bio materials through flow of fluid containing various bio materials. A bio sensor(100) comprises a supporting part(110) having a fluid pathway(115A), and a sensing part(113) crossing over the fluid pathway and having reactant capable of reacting with bio materials injected through the fluid pathway on the surface, wherein the supporting part contains a substrate(111), an etching barrier layer(114) in the rear side of the substrate, and an insulating layer(112) in the upper side of the substrate; the sensing part has a dumbbell shape with a center part(113A) having smaller width and left and right parts(113B) having larger width which transfer the detected signal from the center part to electrodes(116) formed in both left and right part.
Abstract translation: 提供生物传感器，以通过将感光部件的所有四个表面吸附来提高生物材料的灵敏度，并通过含有各种生物材料的流体的流动同时检测各种生物材料。 生物传感器（100）包括具有流体通道（115A）的支撑部分（110）和与流体通道交叉的感测部分（113），并具有能够通过表面上的流体通道注入的生物材料反应的反应物 ，其中所述支撑部分包含衬底（111），在所述衬底的后侧中的蚀刻阻挡层（114）以及在所述衬底的上侧中的绝缘层（112）; 感测部具有哑铃形状，具有宽度较小的中心部分（113A），宽度大的左右部分（113B）将检测信号从中心部分转移到左右两部分形成的电极（116）。
-
公开(公告)号：KR1020070059841A
公开(公告)日：2007-06-12
申请号：KR1020060044688
申请日：2006-05-18
Applicant: 한국전자통신연구원
IPC: H01L21/3105
CPC classification number: H01L21/02664 , H01L21/02129 , H01L21/02282 , H01L21/0337 , H01L21/324
Abstract: A method for planarizing a semiconductor substrate is provided to simplify a fabricating process as compared with a conventional CMP process by obtaining the same effect as that of a CMP process by an etch process like RIE(reactive ion etching) after a self-align mask material like HSQ(HydroSilesQuioxane) is formed on a semiconductor substrate having a step. A semiconductor substrate(210) is prepared in which at least one step(216) is formed. A self-aligned hard mask(510) is formed on the semiconductor substrate. The step exposed through the self-aligned mask is removed by an etch process. The self-aligned mask is removed. The etch process can be one of an RIE process, an MERIE(magnetically enhanced RIE) process, an ICP(inductively coupled plasma) process, a TCP(transformer coupled plasma) process or an ECR(electron cyclotron resonance) process, wherein CF4, SF6, Cl2 or HBr is used as etch gas.
Abstract translation: 提供了一种用于平面化半导体衬底的方法，以便通过在自对准掩模材料之后通过诸如RIE（反应离子蚀刻）之类的蚀刻工艺获得与CMP工艺相同的效果与常规CMP工艺相比简化制造工艺 类似于HSQ（HydroSilesQuioxane）形成在具有台阶的半导体衬底上。 制备其中形成至少一个步骤（216）的半导体衬底（210）。 在半导体衬底上形成自对准硬掩模（510）。 通过蚀刻工艺去除通过自对准掩模暴露的步骤。 去除自对准面罩。 蚀刻工艺可以是RIE工艺，MERIE（磁性增强型RIE）工艺，ICP（电感耦合等离子体）工艺，TCP（变压器耦合等离子体）工艺或ECR（电子回旋共振）工艺）之一，其中CF4， SF6，Cl2或HBr用作蚀刻气体。
-
公开(公告)号：KR1020060028158A
公开(公告)日：2006-03-29
申请号：KR1020040077206
申请日：2004-09-24
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L21/31 , H01L21/22 , H01L21/28
CPC classification number: H01L29/7835 , H01L29/41783 , H01L29/517 , H01L29/518 , H01L29/665 , H01L29/66659 , H01L29/7834
Abstract: 본 발명은 전계효과 트랜지스터 및 그 제조 방법에 관한 것으로, 측벽 스페이서(sidewall spacer) 형성 기술을 이용하고 박막의 증착 두께 조절을 통해 초미세 채널 길이를 가지는 전계효과 트랜지스터를 형성한다. 본 발명의 전계효과 트랜지스터는 소스와 드레인의 접합 깊이가 얕고, 소스와 게이트 그리고 드레인과 게이트의 중첩이 방지되어 기생저항이 낮다. 또한, 게이트 전계가 드레인 확장영역에 쉽게 유기되기 때문에 드레인측 채널에서의 캐리어 농도가 효과적으로 제어되며, 특히 드레인 확장영역이 소스 접합보다 얕게 형성되기 때문에 단채널 특성이 우수하다.
트랜지스터, 스페이서, 소스, 드레인, 확장영역, 기생저항-
公开(公告)号：KR100508548B1
公开(公告)日：2005-08-17
申请号：KR1020030023969
申请日：2003-04-16
Applicant: 한국전자통신연구원
IPC: H01L29/812
CPC classification number: H01L21/28114 , H01L21/28123 , H01L29/665 , H01L29/66636 , H01L29/66643 , H01L29/7839 , H01L29/78654
Abstract: 쇼트키 장벽 트랜지스터 및 그 제조방법에 관한 것이다. 본 발명에 따른 쇼트키 장벽 트랜지스터 제조방법에서는 기판 상에 게이트 절연막, 게이트와, 게이트 측벽의 스페이서를 형성한 다음, 선택적 실리콘 성장(selective silicon growth)을 적용하여 게이트 상부에 다결정 실리콘층을 성장시키고 기판 상에는 단결정 실리콘층을 성장시킨다. 다결정 실리콘층과 단결정 실리콘층 위로 금속을 증착한 후, 다결정 실리콘층, 단결정 실리콘층과 금속을 반응시켜 자기정렬적으로 실리사이드를 형성한다. 이러한 방법에 의하면, 실리사이드 반응 후 미반응된 금속을 제거하는 선택적 습식각 공정을 거치지 않고도 쇼트키 장벽 트랜지스터를 제조할 수 있다. 그리고, 스페이서를 형성할 때에 발생한 식각 데미지는 단결정 실리콘층을 성장시키는 동안 완화시켜 줄 수 있어 소자의 전기적 특성이 개선된다.
-
-
-
-
-
-
-
-
-
Search Results
218
records
(took 0.024 seconds)
