公开(公告)号：DE102006043163B4

公开(公告)日：2016-03-31

申请号：DE102006043163

申请日：2006-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOBLINSKI CARSTEN VON DR ,  KRÖNER FRIEDRICH DR ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  KRAFT DANIEL DR ,  HELLMUND OLIVER DR

IPC: H01L29/417 ,  H01L21/288 ,  H01L23/482 ,  H01L29/739

Abstract: Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; einer Isolierschicht (4), die über dem Halbleitersubstrat (1) ausgebildet ist; und einer Vertiefung (V), die zumindest in der Isolierschicht (4) ausgebildet ist, wobei die Vertiefung (V) mit einem Verbundwerkstoff (VW) aufgefüllt ist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.

公开(公告)号：DE102015114847A1

公开(公告)日：2016-03-17

申请号：DE102015114847

申请日：2015-09-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER

IPC: H01L21/322 ,  H01L21/302 ,  H01L21/3063 ,  H01L29/30

Abstract: Eine Halbleiterbauelementanordnung umfasst ein Halbleitersubstrat, das eine Halbleitersubstratvorderseite und eine Halbleitersubstratrückseite umfasst. Das Halbleitersubstrat umfasst zumindest ein elektrisches Element, das an der Halbleitersubstratvorderseite gebildet ist. Die Halbleiterbauelementanordnung umfasst ferner zumindest eine poröse Halbleiterregion, die an der Halbleitersubstratrückseite gebildet ist.

公开(公告)号：DE102014114235B3

公开(公告)日：2016-01-28

申请号：DE102014114235

申请日：2014-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRANDT PHILIP CHRISTOPH ,  STEGNER ANDRE RAINER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER

IPC: H01L21/336 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Verfahren zum Herstellen eines Transistors einschließlich einer Gateelektrode umfasst ein Bilden einer Opferschicht (140) über einem Halbleitersubstrat (100), ein Bilden einer Strukturierungsschicht (150) über der Opferschicht (140), ein Strukturieren der Strukturierungsschicht (150) zu gemusterten Strukturen, ein Bilden von Abstandshaltern bzw. Spacern (160) benachbart zu Seitenwänden der gemusterten Strukturen, ein Entfernen der gemusterten Strukturen, ein Ätzen durch die Opferschicht (140) unter Verwendung der Spacer (160) als eine Ätzmaske und ein Ätzen in das Halbleitersubstrat (100), um dadurch Trenches in dem Halbleitersubstrat (100) zu bilden, und ein Füllen eines leitenden Materials (210) in die Trenches in dem Halbleitersubstrat (100), um die Gateelektrode zu bilden.

公开(公告)号：DE102014114517A1

公开(公告)日：2015-04-09

申请号：DE102014114517

申请日：2014-10-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GASSER KARL-HEINZ ,  MEYER KARL ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  WOEHLERT STEFAN ,  YEDURU SRINIVASA REDDY

IPC: H01L21/28 ,  H01L21/301 ,  H01L21/304 ,  H01L21/58

Abstract: Ein Verfahren zur Bearbeitung eines Wafers (102) gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Entfernen von Wafermaterial von einem Innenabschnitt (206) des Wafers (102), um eine Struktur an einem Randbereich des Wafers (102) zu bilden und den Innenabschnitt (206) des Wafers (102) mindestens teilweise zu umgeben, und Drucken von Material (508) in den Innenabschnitt (206) des Wafers (102) unter Verwendung der Struktur als eine Druckmaske. Ein Verfahren zur Bearbeitung eines Wafers (102) gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Bereitstellen eines Trägers und eines Wafers (102), wobei der Wafer (102) eine erste Seite (102a) und eine zweite, der ersten Seite (102a) gegenüberliegende Seite (102b) aufweist, wobei die erste Seite (102a) des Wafers (102) an dem Träger befestigt ist, die zweite Seite (102b) eine Struktur an einem Randbereich des Wafers (102) aufweist, die Struktur mindestens teilweise einen Innenabschnitt (206) des Wafers (102) umgibt; und Drucken von Material (508) auf mindestens einen Abschnitt der zweiten Seite (102b) des Wafers (102).

公开(公告)号：DE102014105098A1

公开(公告)日：2014-10-16

申请号：DE102014105098

申请日：2014-04-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  BAUMGARTL JOHANNES ,  LACKNER GERALD ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  MAUDER ANTON

IPC: H01L23/12 ,  H01L21/52 ,  H01L23/053 ,  H01L25/07

Abstract: Eine Halbleitervorrichtung enthält einen Vorrichtungsträger und einen am Vorrichtungsträger befestigten Halbleiterchip. Ferner enthält die Halbleitervorrichtung einen Deckel mit einer Aussparung. Der Deckel umfasst ein Halbleitermaterial und ist am Vorrichtungsträger derart befestigt, dass der Halbleiterchip in der Aussparung untergebracht ist.

公开(公告)号：DE102013107787A1

公开(公告)日：2014-01-23

申请号：DE102013107787

申请日：2013-07-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREYMESSER ALEXANDER ,  BROCKMEIER ANDRE ,  KNABEL MICHAEL ,  MEYER URSULA ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VON KOBLINSKI CARSTEN

IPC: H01L23/46 ,  H01L21/50 ,  H01L23/28 ,  H01L23/48 ,  H01L25/04

Abstract: Es wird eine Chipbaugruppe (310) bereitgestellt, wobei die Chipbaugruppe (310) Folgendes enthält: eine erste Verkapselungsstruktur (202); eine über der ersten Verkapselungsstruktur (202) gebildete erste Passivierungsschicht (224) und eine über der ersten Passivierungsschicht (224) gebildete erste elektrisch leitende Schicht (234); mindestens einen über der ersten elektrisch leitenden Schicht (234) und der Passivierungsschicht (224) angeordneten Chip (242), wobei mindestens eine Chipkontaktstelle (243) die erste elektrisch leitende Schicht (234) kontaktiert; mindestens einen in der ersten Verkapselungsstruktur (202) gebildeten Hohlraum (2112), wobei mindestens ein Hohlraum (2112) einen Abschnitt der mindestens eine Chipkontaktstelle (243) bedeckenden ersten Passivierungsschicht (224) exponiert; eine auf der ersten Verkapselungsstruktur (202) aufgebrachte und mindestens einen Hohlraum (2112) bedeckende zweite Verkapselungsstruktur (2116), wobei eine Kammerzone (2118) über mindestens einer Chipkontaktstelle (243) durch mindestens einen Hohlraum (2112) und die zweite Verkapselungsstruktur (2116) definiert wird; wobei die zweite Verkapselungsstruktur (2116) einen Einlass (2122) und einen Auslass (2124), die mit der Kammerzone (2118) verbunden sind, enthält, wobei der Einlass (2122) und der Auslass (2124) einen Zufluss und einen Abfluss von wärmeableitendem Material in die und aus der Kammerzone (2118) steuern.

公开(公告)号：DE102006046788B4

公开(公告)日：2009-06-25

申请号：DE102006046788

申请日：2006-10-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KROENER FRIEDRICH ,  SANTOS RODRIGUEZ FRANCISCO JAVIER

IPC: H01L21/331 ,  H01L21/78 ,  H01L29/739