公开(公告)号：KR101536363B1

公开(公告)日：2015-07-13

申请号：KR1020090085461

申请日：2009-09-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 구시비키마사토 ,  니시무라에이이치

IPC: H01L21/205 ,  H01L21/027

CPC classification number: H01L21/31116 ,  H01L21/31138 ,  H01L21/31144

Abstract: 반도체디바이스의소형화요구를만족시키는치수의개구부를형성하는기판처리방법에있어서, 마스크층의두께를증대시킬수 있는기판처리방법을제공한다. SiN막(51), BARC막(52) 및포토레지스트막(53)이차례로적층되고, 포토레지스트막(53)은 BARC막(52)의일부를노출시키는개구부(54)를갖는웨이퍼 W를처리하는기판처리방법으로서, 데포성가스인 CHF 가스와 SF가스의혼합가스로부터생성된플라즈마에의해서개구부(54)를갖는포토레지스트막(53)의상부표면에데포를퇴적해서두께를증대시키는마스크층두께증대스텝을갖는다.

Abstract translation: 提供一种基板处理方法，其能够在用于形成满足半导体装置的小型化的要求的尺寸的开口的基板处理方法中增加掩模层的厚度。 SiN膜（51），反射防止膜52和光致抗蚀剂膜53被层压到yicharye，光致抗蚀剂膜53是处理一个晶片W具有用于暴露BARC膜52 uiil的份开口54 通过由CHF气体和作为沉积气体的SF气体的混合气体产生的等离子体在具有开口54的光致抗蚀剂膜53的上表面上沉积凹陷来增加厚度的掩模层厚度， 增加一步。

公开(公告)号：KR1020100102067A

公开(公告)日：2010-09-20

申请号：KR1020100021034

申请日：2010-03-09

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 니시무라에이이치 ,  구시비키마사토 ,  야마시타후미코

IPC: H01L21/30

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/31116 ,  Y10T428/24215 ,  Y10T428/24612 ,  Y10T428/24917 ,  Y10T428/2495

Abstract: PURPOSE: A substrate process method is provided to form an opening on a target film equally by etching the target film with a straight line portions as a mask. CONSTITUTION: An organic film(38) comprising of a plurality of straight line portions(38a) is formed on a target film(37). The target film is exposed by etching a hard film covering the straight line portions. The exposed organic film is selectively removed. The hard film is etched, and then the target film is etched by using the hard film as a mask.

Abstract translation: 目的：提供基板处理方法，通过用直线部分作为掩模蚀刻目标薄膜来均匀地在目标薄膜上形成开口。 构成：在目标膜（37）上形成由多个直线部分（38a）构成的有机膜（38）。 通过蚀刻覆盖直线部分的硬膜来暴露目标膜。 暴露的有机膜被选择性地去除。 蚀刻硬膜，然后通过使用硬膜作为掩模蚀刻目标膜。

公开(公告)号：KR101565174B1

公开(公告)日：2015-11-02

申请号：KR1020100021034

申请日：2010-03-09

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 니시무라에이이치 ,  구시비키마사토 ,  야마시타후미코

IPC: H01L21/30

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/31116 ,  Y10T428/24215 ,  Y10T428/24612 ,  Y10T428/24917 ,  Y10T428/2495

Abstract: 본발명은처리대상막에있어서형상이균일한개구부를형성할수 있는기판처리방법을제공한다. 본발명에따르면, 피처리막(37)과, 피처리막(37) 위에형성된복수의소폭의라인(38a)으로이루어지는포토레지스트막(38)과, 각라인(38a)의사이에서노출하는피처리막(37) 및라인(38a)을덮는 Si 산화막(40)을가지는웨이퍼(W)에있어서, Si 산화막(40)에에칭을실시해서포토레지스트막(38) 및각 라인(38a)의사이의피처리막(37)을노출시켜, 노출한포토레지스트막(38)을선택적으로제거하고, 또한잔존하는 Si 산화막(40)(한쌍의라인(42a, 42b))에에칭을실시한다.

Abstract translation: 本发明提供一种基板处理方法，其能够在待处理的膜中形成具有均匀形状的开口。 根据本发明，由被处理膜37构成的光致抗蚀剂膜38，在被处理膜37上形成的多条细线38a， 在具有覆盖膜37和线38a的氧化硅膜40的晶片W中蚀刻氧化硅膜40，从而处理光致抗蚀剂膜38和线38a 曝光膜37，选择性地去除曝光的光致抗蚀剂膜38，并对剩余的Si氧化物膜40（一对线42a和42b）进行蚀刻。

公开(公告)号：KR1020110029064A

公开(公告)日：2011-03-22

申请号：KR1020100050084

申请日：2010-05-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 구시비키마사토 ,  니시무라에이이치

IPC: G03F7/40 ,  H01L21/027 ,  H01L21/3213

CPC classification number: G03F7/20 ,  G03F7/0045 ,  G03F7/0046 ,  G03F7/0397 ,  H01L21/02115 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/3146 ,  H01L21/31608 ,  G03F7/405 ,  H01L21/0274 ,  H01L21/32132

Abstract: PURPOSE: A method for forming a mask pattern and a method for manufacturing a semiconductor device are provided to omit the etching process of an anti-reflection film by forming a fine mask pattern based on a side wall patterning technique. CONSTITUTION: A method for forming a mask pattern includes the following: The surface of resist pattern rows is isotropically coated with a silicon oxide film. The resist pattern rows are formed on an anti-reflection film(S11). A carbon film fills a space between adjacent rows of the coated resist pattern rows. The upper side of the coated resist pattern rows is coated with the carbon film(S15). The carbon film is eliminated from the coated resist pattern rows and is remained in the space through an etch-back process(S16). The remained carbon film is eliminated. The upper side of the resist pattern rows is coated by a silicon oxide film. The silicon oxide film is eliminated. An ashing process is implemented. A first mask pattern row is obtained.

Abstract translation: 目的：提供一种形成掩模图案的方法和制造半导体器件的方法，以通过基于侧壁图案化技术形成精细掩模图案来省略抗反射膜的蚀刻工艺。 构成：形成掩模图案的方法包括以下：抗蚀剂图案行的表面被各向同性地涂覆有氧化硅膜。 抗蚀剂图案行形成在防反射膜上（S11）。 碳膜填充涂覆的抗蚀剂图案行的相邻行之间的空间。 涂覆的抗蚀剂图案行的上侧涂覆有碳膜（S15）。 从涂覆的抗蚀剂图案行中去除碳膜，并通过回蚀处理留在空间中（S16）。 残留的碳膜被消除。 抗蚀剂图案行的上侧被氧化硅膜覆盖。 消除氧化硅膜。 实施灰化过程。 获得第一掩模图案行。

公开(公告)号：KR1020090080499A

公开(公告)日：2009-07-24

申请号：KR1020097004258

申请日：2008-10-09

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 구시비키마사토 ,  니시무라에이이치

IPC: H01L21/3065

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/32136

Abstract: The present invention provides a substrate processing method to process a substrate including at least a process layer, an intermediate layer, and a mask layer are stacked in this order. The mask layer includes an aperture configured to expose a portion of the intermediate layer. The substrate processing method includes a material deposition step of depositing a material on a side surface of the aperture and exposing a portion of the process layer by etching the exposed portion of the intermediate layer by plasma generated from a deposit gas, and an etching step of etching the exposed portion of the process layer.

Abstract translation: 本发明提供一种基板处理方法，其处理包括至少包括处理层，中间层和掩模层的基板，依次层叠。 掩模层包括被配置为暴露中间层的一部分的孔。 基板处理方法包括：材料沉积步骤，其在所述孔的侧表面上沉积材料，并且通过用沉积气体产生的等离子体蚀刻所述中间层的暴露部分来暴露所述处理层的一部分;以及蚀刻步骤 蚀刻处理层的暴露部分。

公开(公告)号：KR100619111B1

公开(公告)日：2006-09-04

申请号：KR1020040073632

申请日：2004-09-15

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 구시비키마사토 ,  사와타이시마사유키 ,  시미즈아키타카

IPC: H01L21/3065 ,  H01L21/027 ,  H01L21/02

CPC classification number: H01L21/31138 ,  H01L21/0337 ,  H01L21/32139

Abstract: 마스크층의 각 패턴폭을 나란히 배열하면서 마스크층에 의해서 마스크되는 피에칭층을 소정의 패턴폭으로 에칭한다.
제1 공정에서는 패터닝된 마스크층(212)의 측벽에 반응 생성물을 퇴적시키고, 각 패턴폭을 넓히도록 또한 초기 상태(a)에 있어서 패턴폭이 다른 제1 영역 reg11에 속하는 마스크층(212-1)의 패턴폭과 제2 영역 reg12에 속하는 마스크층(212-2)의 패턴폭이 제1 공정종료시점(b)에서 일치하도록 프로세스 조건을 설정한다. 제2 공정에서는 반사방지막(210)을 종방향으로 에칭하는 것 뿐만 아니라, 마스크층(212)의 패턴폭을 좁히는 트리밍 처리도 병렬실시한다. 제2 공정종료시점(c)에서는 마스크층 및 반사방지막의 패턴폭은 패턴밀도에 관계없이 웨이퍼 전역에서 균일하게 조정된다.
챔버, 서셉터, 웨이퍼, 반사방지막, 챔버

公开(公告)号：KR1020140114779A

公开(公告)日：2014-09-29

申请号：KR1020140031446

申请日：2014-03-18

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 니시무라에이이치 ,  구시비키마사토

IPC: H01L21/3065 ,  H01L21/312

CPC classification number: H01L21/3065 ,  C23F4/00 ,  H01J2237/334 ,  H01L43/12

Abstract: Provided is a method of etching a film contains cobalt and palladium. A hard mask is provided on the film. The method includes process ″a″ of etching the film by ion sputter etching, process ″b″ of exposing a workpiece to plasma of a first gas containing halogen elements after process ″a″ of etching of the film, process ″c″ of exposing the workpiece to plasma of a second gas containing carbons after process ″b″ of exposing the workpiece to the plasma of the first gas, and process ″d″ of exposing the workpiece to plasma of a third gas containing a noble gas after process ″c″ of exposing the workpiece to the plasma of the second gas. In the method, the temperature of a placement table on which the workpiece is placed is set to the first temperature of 10 °C or less in process ″a″, process ″b″ and process ″c″. In addition, in process ″d″, the temperature of a placement table on which the workpiece is placed is set to the second temperature higher than the first temperature.

Abstract translation: 提供了蚀刻包含钴和钯的膜的方法。 胶片上有一个硬面罩。 该方法包括通过离子溅射蚀刻蚀刻该膜的工艺“a”，在对膜进行“a”处理之后，使工件暴露于含有卤元素的第一气体的等离子体的工艺“b”，曝光过程“c” 在将工件暴露于第一气体的等离子体的工艺“b”之后，将工件加到含有碳的第二气体的等离子体，以及在工艺“c”之后将工件暴露于含有惰性气体的第三气体的等离子体 “将工件暴露于第二气体的等离子体。 在该方法中，将工件放置在其上的放置台的温度在工艺“a​​”，工艺“b”和工艺“c”中设定为10℃以下的第一温度。 此外，在工序“d”中，放置工件的放置台的温度被设定为高于第一温度的第二温度。

公开(公告)号：KR101048009B1

公开(公告)日：2011-07-13

申请号：KR1020097004258

申请日：2008-10-09

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 구시비키마사토 ,  니시무라에이이치

IPC: H01L21/3065

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/32136

Abstract: 본 발명은, 적어도, 순차적으로 적층된 처리 대상층, 중간층 및 마스크층을 포함하는 기판을 처리하는 기판 처리 방법을 제공한다. 마스크층은 중간층의 일부분이 노출되도록 구성된 개구부를 포함한다. 이 기판 처리 방법은, 증착 가스로부터 생성된 플라즈마에 의하여, 중간층의 노출부를 에칭함으로써 처리 대상층의 일부가 노출됨과 더불어, 이 개구부의 측면에 재료를 증착하는 재료 증착 단계와, 그 처리 대상층의 노출부를 에칭하는 에칭 단계를 포함한다.
처리 대상층, 중간층, 마스크층

Abstract translation: 本发明提供了一种用于处理基板的基板处理方法，所述基板包括至少顺序堆叠的处理层，中间层和掩模层。 掩模层包括构造为暴露中间层的一部分的开口。 该基板处理方法包括：材料沉积步骤，在处理目标层的侧表面上沉积材料，同时通过由沉积气体产生的等离子体蚀刻中间层的暴露部分来部分暴露处理目标层， 蚀刻的蚀刻步骤。

公开(公告)号：KR1020100031476A

公开(公告)日：2010-03-22

申请号：KR1020090085461

申请日：2009-09-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 구시비키마사토 ,  니시무라에이이치

IPC: H01L21/205 ,  H01L21/027

CPC classification number: H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/0338 ,  H01L21/2053

Abstract: PURPOSE: A method for processing a substrate is provided to increase a thickness of a mask layer by stacking a deposition on the upper surface of the mask layer. CONSTITUTION: A substrate includes a target layer, an intermediate layer, and a mask layer. The mask layer includes an aperture(54). The aperture exposes a part of the intermediate layer. In a process of increasing a thickness of the mask layer, a deposition(55) is stacked on the upper surface of the mask layer. The deposition is stacked with plasma. The plasma is generated from the mixed gas of deposition gas and SF6 gas.

Abstract translation: 目的：提供一种处理基板的方法，通过在掩模层的上表面堆叠沉积来增加掩模层的厚度。 构成：基板包括目标层，中间层和掩模层。 掩模层包括孔（54）。 孔径暴露了中间层的一部分。 在增加掩模层的厚度的过程中，在掩模层的上表面上层叠沉积物（55）。 沉积物用等离子体堆叠。 从沉积气体和SF 6气体的混合气体产生等离子体。

公开(公告)号：KR100845453B1

公开(公告)日：2008-07-10

申请号：KR1020077014854

申请日：2005-11-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 글렌게일 ,  히로타요시히로 ,  무라키유스케 ,  나카무라겐지 ,  구시비키마사토 ,  신도나오키 ,  시미즈아키타카 ,  아시가키시게오 ,  가토요시히로

IPC: H01L21/306

CPC classification number: H01L21/28123 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32139 ,  Y10S438/931

Abstract: 본 발명은, 반도체 기판과, 상기 반도체 기판 상에 형성된 고유전체막과, 상기 고유전체막보다 상층에 형성된 반사 방지 기능과 하드 마스크 기능을 갖는 SiC 계 막을 갖는 적층체로부터 반도체 장치를 제조하는 방법이다. 본 발명은, 상기 SiC 계 막 및 상기 고유전체막에 플라즈마를 작용시켜 개질하는 플라즈마 처리 공정과, 상기 플라즈마 처리 공정에서 개질된 상기 SiC 계 막 및 상기 고유전체막을 습식 세정에 의해 일괄하여 제거하는 세정 처리 공정을 구비한다.
SiC 계 막, 고유전체막, 폴리실리콘막, 습식 세정

Abstract translation: 本发明是具有半导体基板和介电膜和形成在半导体基板上的半导体器件从层叠体的制造方法，具有防反射功能和形成为比所述高电介质膜的上层上的硬掩模函数基于SiC的薄膜 。 本发明中，所述SiC基片和由等离子体的高电介质膜的作用变形例的等离子体处理工序的清洗方法，其中所述等离子体处理在整个SiC系膜和所述高电介质改性膜工艺以通过湿清洗除去一次性 治疗过程。