公开(公告)号：KR1020060127239A

公开(公告)日：2006-12-11

申请号：KR1020067020163

申请日：2005-03-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아시가키시게오 ,  가토요시히로 ,  히로타요시히로 ,  무라키유스케 ,  가와사키데쓰 ,  시무라사토루

IPC: H01L21/027

CPC classification number: G03F7/42 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/67051 ,  H01J2237/3342

Abstract: Disclosed is a method for processing a substrate comprising a step for sequentially forming an Si-C film and a resist film on an object film to be etched which is formed on a substrate, a first etching step for etching the Si-C film using the resist film as a mask, and a second etching step for etching the object film using the resist film and the Si-C film as a mask. This method further comprises a separation step at a desired timing wherein the resist film is separated. The separation step has a preparation sub-step for preparing an organic solvent as a remover, and an application sub-step for applying the organic solvent to the resist film.

Abstract translation: 公开了一种用于处理衬底的方法，包括在形成在衬底上的被蚀刻对象膜上依次形成Si-C膜和抗蚀剂膜的步骤，用于使用该蚀刻步骤蚀刻Si-C膜的第一蚀刻步骤 抗蚀剂膜作为掩模，以及第二蚀刻步骤，用于使用抗蚀剂膜和Si-C膜作为掩模来蚀刻物体膜。 该方法还包括分离步骤，其中所述抗蚀剂膜被分离。 分离步骤具有制备作为除去剂的有机溶剂的制备子步骤和将有机溶剂施加到抗蚀剂膜的应用子步骤。

公开(公告)号：KR1020030074721A

公开(公告)日：2003-09-19

申请号：KR1020037009600

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 다카츠키고이치 ,  요시타카히카루 ,  아시가키시게오 ,  이노우에요이치 ,  아카호리다카시 ,  이시즈카슈우이치 ,  아베쇼이치 ,  스즈키다카시 ,  가와무라고헤이 ,  미요시히데노리 ,  정기시 ,  오시마야스히로 ,  다카하시히로유키

IPC: H01L21/3065

CPC classification number: H01J37/32009 ,  H01J37/3244 ,  H01J37/32541

Abstract: 전극판(20)의 서셉터(10)에 대향하는 면을 볼록형의 형상으로 한다. 전극판(20)은 볼록부(20a)에 있어서 실드링(Shield Ring)(26)의 개구(26a)와 결합한다. 이 때, 볼록부(20a)의 두께는, 실드링(26)의 두께와 거의 동일하다. 이로써, 전극판(20)과 실드링(26)은 실질적으로 동일한 평면을 형성한다. 또한, 볼록부(20a)의 주요면은, 웨이퍼(W)의 직경의 1.2∼1.5배의 직경을 갖는다. 또한, 전극판(20)은, 예컨대 SiC로 구성된다.

公开(公告)号：KR1020080045652A

公开(公告)日：2008-05-23

申请号：KR1020070118450

申请日：2007-11-20

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아시가키시게오 ,  야마사키히데아키 ,  사코다도모유키 ,  스즈키미키오 ,  나카무라겐지 ,  레우싱크게리트제이

IPC: H01L21/205

CPC classification number: H01L21/28079 ,  H01L29/4958 ,  H01L29/513 ,  H01L29/518

Abstract: A method of integrating metal-containing films into a semiconductor device is provided to deposit and integrate a tungsten-containing film and another metal-containing film of the low pollution level into the semiconductor device. A substrate is provided into a process chamber(210). A tungsten-containing film is deposited on the substrate at a first substrate temperature by exposing the substrate in a deposition gas containing tungsten carbonyl precursor(220). The tungsten-containing film is annealed at a second substrate temperature higher than the first substrate temperature, so as to eliminate CO gas(230). A barrier layer is formed on the annealed tungsten containing film(240).

Abstract translation: 提供了将含金属膜整合到半导体器件中的方法，以将含钨薄膜和低污染等级的含金属膜沉积并整合到半导体器件中。 衬底被提供到处理室（210）中。 通过在含有羰基钨前体（220）的沉积气体中暴露衬底，在第一衬底温度下在衬底上沉积含钨膜。 含钨膜在高于第一基板温度的第二基板温度下退火，以便消除CO气体（230）。 在退火的含钨膜（240）上形成阻挡层。

公开(公告)号：KR100857297B1

公开(公告)日：2008-09-05

申请号：KR1020067020163

申请日：2005-03-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아시가키시게오 ,  가토요시히로 ,  히로타요시히로 ,  무라키유스케 ,  가와사키데쓰 ,  시무라사토루

IPC: H01L21/027

CPC classification number: G03F7/42 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/67051

Abstract: 본 발명은, 기판에 형성된 에칭 대상막의 위에, Si-C계막과, 레지스트막을 차례차례 형성하는 공정과, 상기 레지스트막을 마스크로 하여 상기 Si-C계막을 에칭하는 제 1 에칭공정과, 상기 레지스트막 및 상기 Si-C계막을 마스크로 하여 상기 에칭 대상막을 에칭하는 제 2 에칭공정을 구비한 기판의 처리방법에 관한 것이다. 본 방법은, 원하는 타이밍에서 상기 레지스트막을 박리하는 박리공정을 더 구비한다. 상기 박리공정은, 박리제로서의 유기용제를 준비하는 준비공정과, 상기 유기용제를 상기 레지스트막에 적용하는 적용공정을 갖는다.

公开(公告)号：KR100845453B1

公开(公告)日：2008-07-10

申请号：KR1020077014854

申请日：2005-11-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 글렌게일 ,  히로타요시히로 ,  무라키유스케 ,  나카무라겐지 ,  구시비키마사토 ,  신도나오키 ,  시미즈아키타카 ,  아시가키시게오 ,  가토요시히로

IPC: H01L21/306

CPC classification number: H01L21/28123 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32139 ,  Y10S438/931

Abstract: 본 발명은, 반도체 기판과, 상기 반도체 기판 상에 형성된 고유전체막과, 상기 고유전체막보다 상층에 형성된 반사 방지 기능과 하드 마스크 기능을 갖는 SiC 계 막을 갖는 적층체로부터 반도체 장치를 제조하는 방법이다. 본 발명은, 상기 SiC 계 막 및 상기 고유전체막에 플라즈마를 작용시켜 개질하는 플라즈마 처리 공정과, 상기 플라즈마 처리 공정에서 개질된 상기 SiC 계 막 및 상기 고유전체막을 습식 세정에 의해 일괄하여 제거하는 세정 처리 공정을 구비한다.
SiC 계 막, 고유전체막, 폴리실리콘막, 습식 세정

Abstract translation: 本发明是具有半导体基板和介电膜和形成在半导体基板上的半导体器件从层叠体的制造方法，具有防反射功能和形成为比所述高电介质膜的上层上的硬掩模函数基于SiC的薄膜 。 本发明中，所述SiC基片和由等离子体的高电介质膜的作用变形例的等离子体处理工序的清洗方法，其中所述等离子体处理在整个SiC系膜和所述高电介质改性膜工艺以通过湿清洗除去一次性 治疗过程。

公开(公告)号：KR1020070086783A

公开(公告)日：2007-08-27

申请号：KR1020077014854

申请日：2005-11-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 글렌게일 ,  히로타요시히로 ,  무라키유스케 ,  나카무라겐지 ,  구시비키마사토 ,  신도나오키 ,  시미즈아키타카 ,  아시가키시게오 ,  가토요시히로

IPC: H01L21/306

CPC classification number: H01L21/28123 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32139 ,  Y10S438/931

Abstract: A method for manufacturing a semiconductor device from a laminate having a semiconductor substrate, a high dielectric film formed on the above semiconductor substrate and, formed above the high dielectric film, a SiC based film having a reflection-preventive function and a hardmask function, wherein it comprises a plasma treatment step of applying a plasma to the above SiC based film and the above high dielectric film, for modification, and a cleaning treatment step of removing both of the above SiC based film and the above high dielectric film modified by wet washing.

Abstract translation: 一种由具有半导体衬底的叠层制造半导体器件的方法，在上述半导体衬底上形成的高电介质膜，并且在高电介质膜上形成具有防反射功能和硬掩模功能的SiC基膜， 其包括对上述SiC基膜和上述高介电膜施加等离子体进行改性的等离子体处理步骤，以及去除上述SiC基膜和通过湿洗改性的上述高介电膜的清洗处理步骤 。

公开(公告)号：KR100564168B1

公开(公告)日：2006-03-27

申请号：KR1020037009600

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 다카츠키고이치 ,  요시타카히카루 ,  아시가키시게오 ,  이노우에요이치 ,  아카호리다카시 ,  이시즈카슈우이치 ,  아베쇼이치 ,  스즈키다카시 ,  가와무라고헤이 ,  미요시히데노리 ,  정기시 ,  오시마야스히로 ,  다카하시히로유키

IPC: H01L21/3065

CPC classification number: H01J37/32009 ,  H01J37/3244 ,  H01J37/32541

Abstract: That surface of an electrode plate 20 which is opposite to a susceptor 10 has a projection shape. The electrode plate 20 is fitted in an opening 26a of shield ring 26 at a projection 20a. At this time, the thickness of the projection 20a is approximately the same as the thickness of the shield ring 26. Accordingly, the electrode plate 20 and the shield ring 26 form substantially the same plane. The major surface of the projection 20a has a diameter 1.2 to 1.5 times the diameter of a wafer W. The electrode plate 20 is formed of, for example, SiC.

公开(公告)号：KR1020030083729A

公开(公告)日：2003-10-30

申请号：KR1020037011849

申请日：2002-03-13

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아오키마코토 ,  요시타카히카루 ,  가토요시히로 ,  아시가키시게오 ,  아베쇼이치

IPC: H01L21/205

CPC classification number: H01J37/32623 ,  H01J37/32633

Abstract: 평행 평판형의 플라즈마 처리 장치(1)에 있어서, 배플판(28)을 챔버(2)의 천정(2b)과 측벽(2a)의 사이에 삽입하여 설치한다. 배플판(28)은 챔버(2)의 상부에 플라즈마를 밀폐시키는 동시에, 고주파 전원(27)으로의 리턴 전류의 리턴 경로를 구성한다. 배플판(28)을 흐르는 리턴 전류는 챔버(2)의 천정(2b)을 거쳐 고주파 전원(27)으로 되돌아간다.