公开(公告)号：KR1020100017957A

公开(公告)日：2010-02-16

申请号：KR1020097027386

申请日：2008-07-04

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가토요시히로 ,  가시와기유사쿠 ,  마츠모토다카시

IPC: H01L21/31

CPC classification number: H01L23/5329 ,  C23C16/401 ,  C23C16/56 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0234 ,  H01L21/02348 ,  H01L21/3105 ,  H01L21/31633 ,  H01L21/76802 ,  H01L21/76822 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: This invention provides a process for producing a semiconductor device, comprising a step (a) of activating an organic silane gas containing a phenyl group and silicon and free from nitrogen other than unavoidable impurities to produce plasma, and, in such a state that the temperature of a substrate is set at 200°C or below, exposing the substrate to the plasma to form a thin film containing a phenyl group and silicon on the substrate, and a step (b) of applying energy to the substrate to eliminate water from the thin film to form a low-permittivity film. This production process can provide an organic material-containing silicon oxide-type low-permittivity film which, when subjected to etching treatment, ashing treatment or other plasma treatment, does not cause any significant damage caused by the elimination of the organic matter.

Abstract translation: 本发明提供一种半导体器件的制造方法，其特征在于，包括使除了不可避免的杂质以外的含有苯基和硅并且不含氮的有机硅烷气体活化以产生等离子体的工序（a） 将基板设置在200℃以下，将基板暴露于等离子体，以在基板上形成含有苯基和硅的薄膜，以及向基板施加能量以从其中除去水的步骤（b） 薄膜形成低介电常数薄膜。 该制造方法可以提供含有机材料的氧化硅型低电容率膜，当进行蚀刻处理，灰化处理或其他等离子体处理时，不会引起由有机物质的消除引起的任何显着的损坏。

公开(公告)号：KR101139175B1

公开(公告)日：2012-04-26

申请号：KR1020097027386

申请日：2008-07-04

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가토요시히로 ,  가시와기유사쿠 ,  마츠모토다카시

IPC: H01L21/31

CPC classification number: H01L23/5329 ,  C23C16/401 ,  C23C16/56 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0234 ,  H01L21/02348 ,  H01L21/3105 ,  H01L21/31633 ,  H01L21/76802 ,  H01L21/76822 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 반도체 장치의 제조 방법은 페닐기 및 실리콘을 포함하는 동시에 불가피한 불순물 이외의 질소를 포함하지 않는 유기 실란 가스를 활성화하여 플라즈마를 얻는 동시에, 기판의 온도를 200℃ 이하로 설정한 상태에서, 상기 플라즈마에 상기 기판을 노출시켜 페닐기와 실리콘을 포함하는 박막을 상기 기판상에 성막하는 공정(a)과, 그 후, 상기 기판에 대해 에너지를 가하고, 상기 박막으로부터 수분을 탈리시켜 저유전율 막을 얻는 공정(b)을 포함한다. 이 반도체 장치의 제조 방법에 의하면, 유기물을 포함하는 실리콘 산화물계의 저유전율 막에 대해 에칭 처리나 애싱 처리 등의 플라즈마 처리를 실행했을 때, 유기물이 탈리하는 것에 의해서 받는 데미지가 적은 저유전율 막을 얻을 수 있다.

公开(公告)号：KR1020090127439A

公开(公告)日：2009-12-11

申请号：KR1020097023526

申请日：2008-05-19

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가토요시히로 ,  후키아게노리아키

IPC: H01L21/316 ,  H01L29/786 ,  H01L21/336 ,  H01L23/522

CPC classification number: H01L21/823807 ,  H01L21/28518 ,  H01L21/31111 ,  H01L21/31604 ,  H01L21/76829 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L2924/0002 ,  H01L29/16 ,  H01L2924/00

Abstract: A thin film to be used in a process of manufacturing a semiconductor device is provided. The thin film is formed on a semiconductor substrate and can be removed after being used for a specific function. The thin film includes silicon, germanium and oxygen.A semiconductor device manufacturing method using such thin film is also provided.

Abstract translation: 提供了用于制造半导体器件的工艺中的薄膜。 薄膜形成在半导体基板上，并且可以在用于特定功能之后被去除。 该薄膜包括硅，锗和氧。还提供了使用这种薄膜的半导体器件制造方法。

公开(公告)号：KR1020090071605A

公开(公告)日：2009-07-01

申请号：KR1020097007999

申请日：2007-10-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 후키아게노리아키 ,  가토요시히로 ,  아리카도츠네토시

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L21/3146 ,  C23C16/30 ,  H01L21/28518 ,  H01L21/76802 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A side wall spacer film or the like is removed without damaging a device structure section. Specifically disclosed is a method for manufacturing a semiconductor device, which comprises a step for forming a first thin film composed of GeCOH or GeCH on a substrate (21) to be processed, a step for removing a part of the first thin film and obtaining a remaining portion (30), and a processing step for performing a certain process on the substrate (21) through the space formed by removing the first thin film.

Abstract translation: 侧壁间隔膜等被去除而不损坏装置结构部分。 具体公开了一种制造半导体器件的方法，其包括在待加工的衬底（21）上形成由GeCOH或GeCH组成的第一薄膜的步骤，用于去除第一薄膜的一部分并获得 剩余部分（30）和用于通过去除第一薄膜而形成的空间在基板（21）上进行某种处理的处理步骤。

公开(公告)号：KR1020030071836A

公开(公告)日：2003-09-06

申请号：KR1020037009599

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가토요시히로 ,  고토다다시 ,  요시타카히카루 ,  아오키마코토

IPC: H01L21/31

CPC classification number: C23C16/45565 ,  C23C16/455 ,  H01J37/3244

Abstract: 제 1 확산판(21)의 가스 도입관(27)측의 면에 제 1 채널(30)을, 전극판(19)측의 면에 오목부(32)를 형성한다. 제 1 채널(30)과 오목부(32)는 복수의 관통구(31)에 의해 연통하고 있다. 제 1 채널(30)과 관통구(31)는 가스 도입관(27)으로부터 오목부(32)로 통하는 가스 유로(L)를 형성한다. 가스 도입관(27)으로부터 공급되는 처리 가스는 가스 유로(L)를 통과함으로써, 오목부(32)와 전극판(19)의 사이에 형성되는 중공부로 확산하여 공급된다.

公开(公告)号：KR1020060127239A

公开(公告)日：2006-12-11

申请号：KR1020067020163

申请日：2005-03-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아시가키시게오 ,  가토요시히로 ,  히로타요시히로 ,  무라키유스케 ,  가와사키데쓰 ,  시무라사토루

IPC: H01L21/027

CPC classification number: G03F7/42 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/67051 ,  H01J2237/3342

Abstract: Disclosed is a method for processing a substrate comprising a step for sequentially forming an Si-C film and a resist film on an object film to be etched which is formed on a substrate, a first etching step for etching the Si-C film using the resist film as a mask, and a second etching step for etching the object film using the resist film and the Si-C film as a mask. This method further comprises a separation step at a desired timing wherein the resist film is separated. The separation step has a preparation sub-step for preparing an organic solvent as a remover, and an application sub-step for applying the organic solvent to the resist film.

Abstract translation: 公开了一种用于处理衬底的方法，包括在形成在衬底上的被蚀刻对象膜上依次形成Si-C膜和抗蚀剂膜的步骤，用于使用该蚀刻步骤蚀刻Si-C膜的第一蚀刻步骤 抗蚀剂膜作为掩模，以及第二蚀刻步骤，用于使用抗蚀剂膜和Si-C膜作为掩模来蚀刻物体膜。 该方法还包括分离步骤，其中所述抗蚀剂膜被分离。 分离步骤具有制备作为除去剂的有机溶剂的制备子步骤和将有机溶剂施加到抗蚀剂膜的应用子步骤。

公开(公告)号：KR100516844B1

公开(公告)日：2005-09-26

申请号：KR1020037009599

申请日：2002-01-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가토요시히로 ,  고토다다시 ,  요시타카히카루 ,  아오키마코토

IPC: H01L21/31

CPC classification number: C23C16/45565 ,  C23C16/455 ,  H01J37/3244

Abstract: A first channel 30 is formed in the side of a first diffusion plate 21 which is on that side of a gas inlet tube 27 and a recess 32 is formed in the side which is on that side of an electrode plate 19. The first channel 30 and the recess 32 communicate with each other through a plurality of inlet ports 31. The first channel 30 and the inlet ports 31 form a gas flow passage L which leads to the recess 32 from the gas inlet tube 27. As a process gas supplied from the gas inlet tube 27 passes through the gas flow passage L, it is supplied, dispersed, to a hollow portion formed between the recess 32 and the electrode plate 19.

公开(公告)号：KR1020010080574A

公开(公告)日：2001-08-22

申请号：KR1020017006553

申请日：2000-03-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 요시타카히카루 ,  가토요시히로 ,  고바야시다카시

IPC: H01L21/3205

Abstract: 본 발명에 따르면, 불소 첨가 카본막(102) 상에 SiF
4 와 C
2 H
4 를 소스 가스로 한 화학 기상 성장법에 의해 SiC로 이루어지는 무기 절연막(103)을 형성한다. 수소(H)를 포함하지 않은 SiF
4 와 CF
4 를 소스 가스로 함으로써 하드 마스크(113)를 형성하는 무기 절연막(103)내로의 H의 결합이 억제된다. 이에 따라, 무기 절연막(103)에서 외측으로 확산된 H가 불소 첨가 카본막(102) 중의 불소(F)와 결합하여 HF를 형성하여, 이 HF가 무기 절연막(103) 등을 부식하는 것이 억제된다. 이 때문에, 무기 절연막(103)으로 형성된 하드 마스크(113)와 불소 첨가 카본막(102) 등의 다른 층과의 밀착성의 열화를 억제할 수 있게 된다. 1c

公开(公告)号：KR1020010032168A

公开(公告)日：2001-04-16

申请号：KR1020007005355

申请日：1998-11-19

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카세리사 ,  아오키다케시 ,  스즈키아키라 ,  가토요시히로

IPC: H01L21/314

Abstract: 반도체 소자의 층간 절연막으로서 이용할 수 있는 불소 첨가 탄소막(CF 막)이 텅스텐 상호 접속을 형성하기 위해 약 400∼450℃로 가열되는 경우에, 불소 함유 가스는 상기 텅스텐 상호 접속의 부식 및 CF 막 두께의 저감과 같은 여러 가지 문제점이 발생되는 상기 CF 막으로부터 탈기된다. 이러한 종래의 문제점을 해결하기 위해서는 열안정성의 개선이 요구되고 있다. 본 발명에 따르면, C와 F의 화합물 가스(예컨대, C
4 F
8 가스)와, 탄화수소 가스(예컨대, C
2 H
4 가스) 및 일산화탄소(CO) 가스가 박막 증착 가스로서 사용되며, 400℃의 공정 온도에서의 활성종으로부터 반도체 웨이퍼(10)상에 CF 막을 형성하기 위해서 플라즈마 내부로 변형시킨다. 상기 일산화탄소(CO) 가스의 첨가는 흑연 결합보다 다이아몬드 결합을 형성하는데 기여한다. 따라서, 본 발명에 따르면, 강고한 결합을 가지며, 열안정성이 높은 고온인 경우에서 조차도 거의 박리되지 않는다.

公开(公告)号：KR1020100108419A

公开(公告)日：2010-10-06

申请号：KR1020107017262

申请日：2009-02-12

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 가토요시히로 ,  후키아게노리아키

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/316

CPC classification number: C23C16/56 ,  C23C16/34 ,  C23C16/36 ,  H01L21/02126 ,  H01L21/02274 ,  H01L21/31111 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653

Abstract: 반도체 장치의 제조 과정에서 이용되는 박막으로서, 이 박막은 게르마늄, 규소, 질소, 및 수소를 함유한다.