-
公开(公告)号：WO2022169286A2
公开(公告)日：2022-08-11
申请号：PCT/KR2022/001737
申请日：2022-02-04
Applicant: 삼성전자주식회사
Abstract: 디스플레이 장치가 제공된다. 상기 디스플레이 장치는, 데이터 라인이 마련되는 기판, 기판에 매트릭스 형태로 배열되는 복수의 픽셀 모듈, 및 픽셀 모듈들 각각으로 데이터 라인을 통하여 디지털 데이터 신호를 제공하는 드라이버를 포함한다. 픽셀 모듈들 각각은, LED 소자가 배치되어 픽셀을 형성하는 발광층, LED 소자들을 구동하는 구동 신호를 생성하고 발광층 아래에 있는 DDI(display driver integrated circuit)를 포함하는 구동층, 및 구동층과 기판에 사이에서 데이터 신호를 전달받아 DDI로 제공하는 데이터 입력 패드와 데이터 신호를 인접한 다른 픽셀 모듈로 제공하는 데이터 출력 패드를 포함하는 기판층을 포함한다.
-
公开(公告)号：KR101525158B1
公开(公告)日：2015-06-03
申请号：KR1020090021114
申请日：2009-03-12
Applicant: 삼성전자주식회사
Abstract: 본발명은몰딩이되어있는전자부품패키지를솔더링공정을하지않고인쇄회로기판에접착하는인쇄회로기판조립체및 그제조방법에관한것이다. 이를위해본 발명은이형이가능한필름또는플레이트상에회로소자를배치하고, 필름상에수지를도포하여회로소자를몰딩하며, 몰드로부터필름을제거하고, 필름이제거된몰드를접착제를사용하여인쇄회로기판에접착하므로얇은인쇄회로기판과접착하더라도휨에의한불량을최소화할수 있으며, 솔더링공정을하지않고몰딩된회로소자패키지를제작할수 있으므로공정및 비용을최소화할수 있다.
-
-
公开(公告)号：KR100843231B1
公开(公告)日：2008-07-02
申请号：KR1020070007250
申请日：2007-01-23
Applicant: 삼성전자주식회사
IPC: H01L21/26 , H01L21/265
CPC classification number: H01L21/2236 , H01L21/28035 , H01L21/3215 , H01L21/32155 , H01L29/4916
Abstract: A plasma doping method is provided to maintain a constant thickness of a doping target layer after a doping process by mixing an etch gas and a deposition gas. A semiconductor substrate is arranged in an inside of a chamber. A doping target layer having a first thickness is formed on the semiconductor substrate. A first gas supply process is performed to supply a first gas including components of a doping target layer onto the doping target layer. A second gas supply process is performed to supply a second gas including components for reducing the thickness of the doping target layer. The doping target layer includes polysilicon or a metal film. The first gas is composed of SiH4 gas. The second gas includes fluorine.
Abstract translation: 提供等离子体掺杂方法以通过混合蚀刻气体和沉积气体来在掺杂工艺之后保持掺杂目标层的恒定厚度。 半导体衬底布置在室的内部。 在半导体衬底上形成具有第一厚度的掺杂目标层。 执行第一气体供给处理以将包括掺杂目标层的成分的第一气体提供到掺杂目标层上。 执行第二气体供给处理以提供包括用于减小掺杂目标层的厚度的组分的第二气体。 掺杂靶层包括多晶硅或金属膜。 第一气体由SiH4气体组成。 第二气体包括氟。
-
公开(公告)号：KR1020090120555A
公开(公告)日：2009-11-25
申请号：KR1020080046429
申请日：2008-05-20
Applicant: 삼성전자주식회사
CPC classification number: H05K13/08 , H05K1/0268 , H05K1/115 , H05K3/4638
Abstract: PURPOSE: A printed circuit board including a test pattern is provided to facilitate maintenance of a manufacturing process of a substrate by accurately grasping a fault cause of a via hole. CONSTITUTION: A printed circuit board(10) including a test pattern(30,40,50) includes a via hole, an electric contact part, and wirings. The printed circuit board is formed with multilayer. A plurality of via holes electrically connects each layer. The electric contact part is connected to the via holes, and performs a test through an electrical signal. The wirings connect the via holes each other.
Abstract translation: 目的：提供包括测试图案的印刷电路板，以便通过精确地掌握通孔的故障原因来维持基板的制造过程。 构成：包括测试图案（30,40,50）的印刷电路板（10）包括通孔，电接触部分和布线。 印刷电路板由多层构成。 多个通孔电连接各层。 电接触部分连接到通孔，并通过电信号进行测试。 布线将通孔连接起来。
-
Patent Agency Ranking
公开(公告)号：KR1020090087643A
公开(公告)日：2009-08-18
申请号：KR1020080013008
申请日：2008-02-13
Applicant: 삼성전자주식회사
IPC: H01L21/76 , H01L21/265
CPC classification number: H01L21/823481 , H01L21/76229 , H01L21/823456 , H01L27/0921 , H01L27/105
Abstract: A method of manufacturing the semiconductor device is provided to reduce the deterioration of device by the high temperature process by forming the oxynitride film in the low-temperature process. Third peripheral region trenches(110a, 110b, 110c) through the first and cell region trench(210) are formed on the peripheral region(100) and cell region(200) of the substrate(10). Oxide films(120, 220) are formed on the surface of third peripheral region trenches through the first and cell region trenches. The oxide film is formed by the thermal oxidation method, and the rapid thermal oxidation or the chemical vapor deposition. Filling isolation layers(160, 260) are planarized by the chemical mechanical polishing or the etch back.
Abstract translation: 提供一种制造半导体器件的方法，以通过在低温工艺中形成氧氮化物膜来减少由高温工艺引起的器件劣化。 通过第一和单元区域沟槽（210）的第三外围区域沟槽（110a，110b，110c）形成在衬底（10）的外围区域（100）和单元区域（200）上。 氧化膜（120,220）通过第一和单元区域沟槽形成在第三外围区域沟槽的表面上。 氧化膜通过热氧化法形成，并且快速热氧化或化学气相沉积。 填充隔离层（160,260）通过化学机械抛光或回蚀刻而平坦化。
-
公开(公告)号：KR1020060069102A
公开(公告)日：2006-06-21
申请号：KR1020040108195
申请日：2004-12-17
Applicant: 삼성전자주식회사
IPC: G02F1/1343
CPC classification number: G02F1/136227 , G02F1/13452 , G02F1/13458 , G02F1/136286
Abstract: 본 발명은 박막트랜지스터 기판에 관한 것으로서, 직선구간을 포함하는 접촉구를 통하여 배선과 전기적으로 연결되는 투명전극층을 포함하는 것을 특징으로 한다. 이에 의해 배선과 투명전극층과의 접촉저항을 감소시킬 수 있다.
-
公开(公告)号：KR101481574B1
公开(公告)日：2015-01-14
申请号：KR1020080013007
申请日：2008-02-13
Applicant: 삼성전자주식회사
IPC: H01L21/762
CPC classification number: H01L21/823481 , H01L21/76229 , H01L21/823456 , H01L27/0921 , H01L27/105
Abstract: 본 발명은 소자 분리막 내의 산화막의 두께를 트랜지스터의 특성에 따라 선택적으로 변화하여, 핫전자 유기 펀치 쓰루 현상을 방지하고 소자의 동작 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다. 본 발명의 일부 실시예들에 따른 반도체 소자의 제조방법은, 기판을 제공하는 단계; 상기 기판에 제1 트렌치들 및 제2 트렌치들을 형성하는 단계; 상기 제1 트렌치들 및 상기 제2 트렌치들의 표면에 제1 산화막을 형성하는 단계; 플라즈마 이온 침지 주입 증착법(PIIID)을 이용하여, 상기 제1 트렌치들의 표면에 형성된 상기 제1 산화막 상에 제2 산화막을 형성하는 단계; 상기 제1 산화막 및 상기 제2 산화막 상에 라이너 질화막을 형성하는 단계; 상기 제1 트렌치들 및 상기 제2 트렌치들 내에 매립 절연막을 형성하는 단계; 및 상기 매립 절연막을 평탄화하여 상기 제1 트렌치들에 제1 소자 분리막을 형성하고, 상기 제2 트렌치들에 제2 소자 분리막을 형성하는 단계를 포함한다.
얕은 트렌치형 소자 분리막(shallow trench isolation, STI), 플라즈마 이온 침지 주입 증착법(Plasma ion immersion implantation and deposition, PIIID), p-MOS, n-MOS, 핫전자 유기 펀치 쓰루(HEIP)-
公开(公告)号：KR101446331B1
公开(公告)日：2014-10-02
申请号：KR1020080013008
申请日：2008-02-13
Applicant: 삼성전자주식회사
IPC: H01L21/76 , H01L21/265
CPC classification number: H01L21/823481 , H01L21/76229 , H01L21/823456 , H01L27/0921 , H01L27/105
Abstract: 본 발명은 소자 분리막 내의 질산화막을 트랜지스터의 특성에 따라 선택적으로 형성하여, 핫전자 유기 펀치 쓰루 현상을 방지하고 소자의 동작 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다. 본 발명의 일부 실시예들에 따른 반도체 소자의 제조방법은, 기판을 제공하는 단계; 상기 기판에 제1 트렌치들 및 제2 트렌치들을 형성하는 단계; 상기 제1 트렌치들 및 상기 제2 트렌치들의 표면에 산화막을 형성하는 단계; 플라즈마 이온 침지 주입(PIII)을 이용하여, 상기 제2 트렌치들의 상에 산질화막을 형성하는 단계; 상기 제1 트렌치들 및 상기 제2 트렌치들 내에 매립 절연막을 형성하는 단계; 및 상기 매립 절연막을 평탄화하여 상기 제1 트렌치들에 제1 소자 분리막을 형성하고, 상기 제2 트렌치들에 제2 소자 분리막을 형성하는 단계를 포함한다.
소자 분리막, 플라즈마 이온 침지 주입(Plasma ion immersion implantation, PIII), p-MOS, n-MOS, 핫전자 유기 펀치 쓰루(HEIP)-
公开(公告)号：KR1020090087642A
公开(公告)日：2009-08-18
申请号：KR1020080013007
申请日：2008-02-13
Applicant: 삼성전자주식회사
IPC: H01L21/762
CPC classification number: H01L21/823481 , H01L21/76229 , H01L21/823456 , H01L27/0921 , H01L27/105
Abstract: A method of manufacturing semiconductor device is provided to prevent the hot electron induced punch through by a thick oxide film. The first oxide film(120,220) is formed on the surface of the second trench(210) and first trenches(110a,110b,110c). The second oxide film(140) is formed on the first oxide film formed in the surface of first trenches by a plasma ion immersion implantation deposition method. Liner nitride films(150,250) are formed on the first oxide film and the second oxide film. Filling isolation layers(160,260) are formed within first trenches and second trenches. The filling isolation layer is planarized and first element isolation films(170a,170b,170c,270) are formed on first trenches.
Abstract translation: 提供一种制造半导体器件的方法，以防止厚电氧化膜引起的热电子穿透。 第一氧化膜（120,220）形成在第二沟槽（210）和第一沟槽（110a，110b，110c）的表面上。 通过等离子体离子浸渍注入沉积法在第一沟槽表面上形成的第一氧化膜上形成第二氧化膜（140）。 在第一氧化物膜和第二氧化物膜上形成衬里氮化物膜（150,250）。 填充隔离层（160,260）形成在第一沟槽和第二沟槽内。 填充隔离层是平面化的，并且第一沟槽上形成第一元件隔离膜（170a，170b，170c，270）。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.021 seconds)
