中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

191 records (took 0.023 seconds)

    저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
    3.
    发明授权
    저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법 有权
    具有电阻变化体的非易失性存储器件及其制造方法

    公开(公告)号：KR101811308B1

    公开(公告)日：2017-12-27

    申请号：KR1020100111551

    申请日：2010-11-10

    Applicant: 삼성전자주식회사

    Inventor： 박흥규 ,  박인선 ,  백인규 ,  이병찬 ,  강상범 ,  송우빈

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/1021 ,  G11C13/0002 ,  G11C2213/71 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/249 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146

    Abstract: 기판상에비트라인들및 소자분리막들이제공된다. 상기비트라인들및 소자분리막들상에버퍼막이배치된다. 상기버퍼막상에번갈아적층된다수의절연막들및 다수의워드라인들이배치된다. 상기절연막들, 상기워드라인들, 및상기버퍼막을수직으로관통하여상기비트라인과연결되고, 제1 농도의불순물들을함유한제1 실리콘막을갖는비트필라(bit pillar)가제공된다. 상기워드라인들및 상기비트필라사이에다수의메모리셀들이배치된다. 상기메모리셀들의각각은상기워드라인과인접한저항변화체 및상기비트필라와인접한쇼트키다이오드를갖는다. 상기쇼트키다이오드는상기제1 농도보다낮은제2 농도의불순물들을함유한제2 실리콘막 및금속실리사이드막을갖는다.

    Abstract translation: 位线和器件隔离膜被提供在衬底上。 位线和器件隔离膜上设置有缓冲膜。 多个绝缘膜和多个字线交替排列在缓冲膜上。 提供了一种位柱，其具有垂直穿过绝缘膜，字线和缓冲膜并连接到位线的第一硅膜，第一硅膜含有第一浓度的杂质。 多个存储单元设置在字线和位柱之间。 每个存储单元具有与字线相邻的电阻变化元件和与位柱相邻的肖特基二极管。 肖特基二极管具有第二硅膜和含有低于第一浓度的第二浓度杂质的金属硅化物膜。

    리튬 이차전지용 비수 전해액 및 이를 포함하는 리튬 이차전지
    5.
    发明公开
    리튬 이차전지용 비수 전해액 및 이를 포함하는 리튬 이차전지 审中-实审
    用于锂二次电池的非水电解质和包含它的锂二次电池

    公开(公告)号：KR1020170047658A

    公开(公告)日：2017-05-08

    申请号：KR1020150148028

    申请日：2015-10-23

    Applicant: 삼성전자주식회사 ,  삼성에스디아이 주식회사

    Inventor： 서진아 ,  김동영 ,  박호상 ,  강윤석 ,  박인선

    IPC: H01M10/0567 ,  H01M10/0568 ,  H01M10/0569 ,  H01M10/052

    CPC classification number: H01M10/0567 ,  H01M10/0525 ,  H01M10/0568 ,  H01M2300/0034 ,  H01M2300/004

    Abstract: 리튬이차전지용비수전해액및 이를포함하는리튬이차전지가개시된다. 개시된리튬이차전지용비수전해액은불소함유리튬염, 유기용매및 하기화학식 1로표시되는유기실리콘화합물을포함한다: [화학식 1]상기화학식 1 중, R내지 R는각각서로독립적으로 C1-C10 알킬기이고, n은 1~10의정수이다. 상기리튬이차전지용비수전해액은이를포함하는리튬이차전지의용량특성및 수명특성을향상시키고, 저항을감소시킬수 있다.

    Abstract translation: 公开了一种用于锂二次电池的非水电解质和包含该非水电解质的锂二次电池。 所公开的锂二次电池中，非水电解液含有：（1）由下述通式表示的有机硅化合物和在有机溶剂中的含氟的锂盐：[化学式1]在式1中，R到R是C1-C10烷基基团各自独立于其它 ，并且n是1至10的数字。 用于锂二次电池的非水电解质溶液可改善锂二次电池的容量特性和寿命特性并降低电阻。

    반도체 소자 및 반도체 소자 제조 방법
    7.
    发明公开
    반도체 소자 및 반도체 소자 제조 방법 无效
    半导体器件及制造半导体器件的方法

    公开(公告)号：KR1020120006183A

    公开(公告)日：2012-01-18

    申请号：KR1020100066772

    申请日：2010-07-12

    Applicant: 삼성전자주식회사

    Inventor： 이명범 ,  박인선 ,  홍진기 ,  구주선 ,  박승배 ,  이승엽

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/7682 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/11573

    Abstract: PURPOSE: A semiconductor device and a semiconductor device manufacturing method are provided to arrange an insulating layer with an air gap between gate structures, thereby reducing parasitic capacitance. CONSTITUTION: A substrate(100) comprises an active region and a field region which are alternatively and repeatedly arranged along a second direction. A plurality of gate structures(222a,224a,226a,228a) is arranged on the substrate by being separated to a first direction. A first insulating film pattern(175) is arranged on a part of a sidewall of the gate structures. A second insulating film pattern covers the gate structure and the first insulating film pattern. The second insulating film pattern comprises an air gap extended to the second direction.

    Abstract translation: 目的：提供半导体器件和半导体器件制造方法以在栅极结构之间布置具有气隙的绝缘层，从而减小寄生电容。 构成：衬底（100）包括有源区域和场区域，它们沿着第二方向交替重复地布置。 多个栅极结构（222a，224a，226a，228a）通过分离成第一方向布置在衬底上。 第一绝缘膜图案（175）布置在栅极结构的侧壁的一部分上。 第二绝缘膜图案覆盖栅极结构和第一绝缘膜图案。 第二绝缘膜图案包括延伸到第二方向的气隙。

    상변화 기억소자 및 그 형성 방법
    8.
    发明授权
    상변화 기억소자 및 그 형성 방법 失效
    相变材料记忆体装置及其形成相同

    公开(公告)号：KR100822800B1

    公开(公告)日：2008-04-17

    申请号：KR1020060046662

    申请日：2006-05-24

    Applicant: 삼성전자주식회사

    Inventor： 김락환 ,  유경창 ,  박인선 ,  송윤종 ,  이현덕 ,  임현석

    IPC: H01L21/8247 ,  H01L27/115

    CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1666

    Abstract: 상변화 물질막에 접촉하는 전극의 상부면이 닫힌 루프 형태를 나타내는 상변화 기억소자 형성 방법이 제공된다. 기판상에 서로에 대해서 식각 선택성을 나타내며 개구부를 갖는 제1절연막 및 희생막이 형성되고, 개구부의 측면에 예비 제1도전체가 형성된다. 개구부를 채우며 상기 제희생막에 대해서 식각 선택성을 나타내는 예비 제2절연막이 형성된다. 희생막이 그리고 상기 제1절연막의 상부면 위쪽으로 형성된 예비 제1도전체 및 예비 제2절연막이 제거되어, 예비 제1도전체로부터 제1도전체가 형성되고 예비 제2절연막으로부터 제2절연막이 형성된다. 제1도전체, 제1절연막 그리고 제2절연막 상에 상변화물질막과 제2도전체가 형성된다.
    상변화 기억소자, 상변화 물질

    상변화 기억소자 및 그 형성 방법
    9.
    发明公开
    상변화 기억소자 및 그 형성 방법 失效
    相变材料存储器件和形成其的MEHTOD

    公开(公告)号：KR1020070113003A

    公开(公告)日：2007-11-28

    申请号：KR1020060046662

    申请日：2006-05-24

    Applicant: 삼성전자주식회사

    Inventor： 김락환 ,  유경창 ,  박인선 ,  송윤종 ,  이현덕 ,  임현석

    IPC: H01L21/8247 ,  H01L27/115

    CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1666 ,  G11C13/0004

    Abstract: A phase change memory device and a forming method thereof are provided to minimize a contact area between the phase change material layer and a first conductive element by forming a top surface contacted to the phase material layer of an electrode to have a closed loop shape. A first insulating layer(120) and a sacrifice layer which include openings and have etch-selectivities about each other are formed on a substrate. A preliminary conductive element is formed at a side of the opening. A second preliminary insulating layer filling the openings is formed, and has the etch-selectivity about the sacrifice layer. A second insulating layer(155) is formed from the preliminary second insulating layer, and a first conductive layer is formed from the preliminary first conductive layer by removing the sacrifice layer, the preliminary first conductive element and the second preliminary insulating layer. A phase material layer(160) and a second conductive element are formed on the first conductive element, the first insulating layer and the second insulating layer.

    Abstract translation: 提供相变存储器件及其形成方法，通过形成与电极的相材料层接触的顶表面以使闭环形状最小化，使相变材料层和第一导电元件之间的接触面积最小化。 在基板上形成第一绝缘层（120）和牺牲层，其包括彼此相邻的开口并具有蚀刻选择性。 初步导电元件形成在开口的一侧。 形成填充开口的第二初步绝缘层，并且具有围绕牺牲层的蚀刻选择性。 从预备的第二绝缘层形成第二绝缘层（155），并且通过去除牺牲层，预备的第一导电元件和第二初级绝缘层，从预备的第一导电层形成第一导电层。 在第一导电元件，第一绝缘层和第二绝缘层上形成相材料层（160）和第二导电元件。

    반도체 장치의 콘택 형성방법
    10.
    发明公开
    반도체 장치의 콘택 형성방법 无效
    形成半导体器件接触的方法

    公开(公告)号：KR1020070014239A

    公开(公告)日：2007-02-01

    申请号：KR1020050068672

    申请日：2005-07-28

    Applicant: 삼성전자주식회사

    Inventor： 이현석 ,  김영천 ,  박인선 ,  조영주

    IPC: H01L21/283

    Abstract: A contact forming method of a semiconductor device is provided to fill a contact hole without voids or seams by improving gap-fill capability using an enlarged width of the contact hole. An insulating layer(102a) with an opening portion is formed on a substrate(100). At this time, the substrate is partially exposed to the outside through the opening portion of the insulating layer. A rounding treatment is performed on an upper edge portion of the opening portion in order to extend the width of an upper portion of the opening portion. A contact for contacting the exposed portion of the substrate is formed in the opening portion. The width of the upper portion of the opening portion is extended by using an isotropic etching process.

    Abstract translation: 提供一种半导体器件的接触形成方法，通过使用接触孔的扩大宽度改善间隙填充能力来填充没有空隙或接缝的接触孔。 在基板（100）上形成具有开口部分的绝缘层（102a）。 此时，基板通过绝缘层的开口部分部分地暴露于外部。 为了延长开口部的上部的宽度，在开口部的上缘部进行圆整处理。 用于接触基板的露出部分的触点形成在开口部分中。 通过使用各向同性蚀刻工艺来延长开口部分的上部的宽度。

Patent Agency Ranking