-
公开(公告)号：KR1020090065985A
公开(公告)日：2009-06-23
申请号：KR1020070133560
申请日：2007-12-18
Applicant: 성균관대학교산학협력단
IPC: G02F1/136 , G02F1/1345
CPC classification number: G02F1/1335 , G02F1/136 , H01L2224/80031
Abstract: A manufacturing method of a COG(Chip On Glass) substrate using anode oxidation is provided to perform an anode oxidation process on the surface of the COG substrate, thereby having no need of separate insulating layer formation or an etching process after the formation of a circuit pattern. An aluminum layer is formed on the surface of a glass substrate(S1). A photoresist pattern is formed on the surface of the aluminum layer(S2). The aluminum layer is selectively anodized by the photoresist pattern(S3). A metal layer is selectively coated in the surface of the aluminum layer according to a pattern after removing the photoresist pattern(S4).
Abstract translation: 提供使用阳极氧化的COG（玻璃上芯片）基板的制造方法，以在COG基板的表面上进行阳极氧化处理，从而在形成电路之后不需要单独的绝缘层形成或蚀刻工艺 模式。 在玻璃基板的表面上形成铝层（S1）。 在铝层的表面上形成光刻胶图案（S2）。 通过光致抗蚀剂图案选择性地阳极氧化铝层（S3）。 在除去光致抗蚀剂图案之后，根据图案将金属层选择性地涂覆在铝层的表面中（S4）。
-
公开(公告)号：KR100901017B1
公开(公告)日：2009-06-04
申请号：KR1020070102536
申请日：2007-10-11
Applicant: 성균관대학교산학협력단
IPC: H01L21/027 , H01L21/288
Abstract: 본 발명에 의한 기판의 금속패턴 형성방법은, 기판의 표면에 패턴을 형성하는 패턴 형성단계; 상기 기판 표면의 거칠기를 높이는 거칠기 정도 증가 단계; 및 상기 거칠기 정도 증가 단계에 의해 거칠기가 향상된 기판의 표면에 금속재질을 도금하여 선택적인 금속패턴을 형성하는 선택적 금속패턴 형성단계를 포함한다.
금속패턴, 기판, 거칠기, 샌드, 패턴-
公开(公告)号：KR100878916B1
公开(公告)日：2009-01-15
申请号：KR1020070094273
申请日：2007-09-17
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L2224/11 , H01L2924/3651
Abstract: A solder bump is provided to prevent mechanical strength of the solder bump from decreasing by sequentially forming a copper post, silver plating layers and tin plating layers, thereby suppressing the production of Ag3Sn that is an intermetallic compound produced on an interface of the copper post and a solder. A solder bump(30) comprises a copper post(2), silver plating layers(4,8), and tin plating layers(6,10). The copper post is formed on a metal layer(12) forming an electronic component through the electroplating process. The silver plating layers and tin plating layers are sequentially formed on the copper post. The metal layer means a circuit pattern formed on a printed circuit board or a wafer level package. The solder bump further comprises a gold plating layer(14) formed between the metal layer and the copper post.
Abstract translation: 提供了一种焊料凸块以通过顺序地形成铜柱，镀银层和镀锡层来防止焊料凸块的机械强度降低，由此抑制作为在铜柱的界面上产生的金属间化合物的Ag 3 Sn的产生 焊锡 焊料凸块（30）包括铜柱（2），镀银层（4,8）和镀锡层（6,10）。 铜柱通过电镀工艺形成在形成电子部件的金属层（12）上。 镀铜层和镀锡层依次形成在铜柱上。 金属层是指形成在印刷电路板或晶片级封装上的电路图案。 焊料凸块还包括形成在金属层和铜柱之间的镀金层（14）。
-
公开(公告)号：KR100924818B1
公开(公告)日：2009-11-03
申请号：KR1020070115693
申请日：2007-11-13
Applicant: 성균관대학교산학협력단
IPC: H01L21/60
Abstract: 본 발명은 반도체 패키징에 이용되는 마이크로 솔더볼 제조방법에 관한 것이며, 보다 상세하게는 제조가 매우 용이할 뿐만 아니라 균일한 사이즈의 솔더볼을 제조할 수 있는 솔더볼 제조방법에 관한 것이다.
이에, 본 발명의 솔더볼 제조방법은, 솔더 및 상기 솔더와의 젖음성이 낮은 기판을 준비하는 단계; 상기 기판 위에 마스크층을 형성하는 마스크층 형성단계; 상기 마스크층을 패터닝하여 홈을 형성하는 단계; 상기 마스크층의 홈에 솔더를 도금하는 솔더 도금단계; 상기 마스크층을 제거하는 마스크층 제거 단계; 상기 솔더를 가열함으로써 솔더볼을 형성하는 단계; 및 상기 솔더볼을 기판에서 분리시키는 솔더볼 분리단계를 포함하여 이루어진다.
반도체패키징, 솔더볼, 젖음성, Sn-Ag-
公开(公告)号：KR100878947B1
公开(公告)日：2009-01-19
申请号：KR1020070078745
申请日：2007-08-06
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L2224/11 , H01L2924/00012
Abstract: A solder bump and manufacturing method thereof are provided to draw crack propagation route by shear stress by expanding contact dimension of copper post and solder. A solder bump includes a metal post(2) of clobber shape having rounding shape formed on a metal layer(6) of electronic component. A solder ball(4) of ball shape totally surrounding the metal post is formed on the metal post. The metal post is formed on the metal layer of the electronic component through an electro-plating process. The metal layer is a circuit pattern formed in a wafer level package or printed circuit board. A gold plating layer(12) is formed on the metal layer to protect the metal layer.
Abstract translation: 提供了一种焊料凸块及其制造方法，通过扩大铜柱和焊料的接触尺寸，通过剪切应力拉伸裂纹扩展路径。 焊料凸块包括形成在电子部件的金属层（6）上的具有圆形形状的金属柱（2）。 在金属柱上形成完全围绕金属柱的球形的焊球（4）。 金属柱通过电镀工艺形成在电子部件的金属层上。 金属层是形成在晶片级封装或印刷电路板中的电路图案。 在金属层上形成镀金层（12）以保护金属层。
-
Patent Agency Ranking
公开(公告)号：KR101179386B1
公开(公告)日：2012-09-03
申请号：KR1020100032244
申请日：2010-04-08
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L21/50 , H01L23/13 , H01L23/147 , H01L23/49827 , H01L24/13 , H01L24/16 , H01L2224/131 , H01L2224/16146 , H01L2224/16235 , H01L2924/0001 , H01L2924/01006 , H01L2924/01019 , H01L2924/01023 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/19015 , H01L2924/19041 , Y10T436/170769 , H01L2224/13099
Abstract: There are provided a package substrate and a method fabricating thereof. The package substrate includes: a wafer having a cavity formed in an upper surface thereof, the cavity including a chip mounting region; a first wiring layer and a second wiring layer formed to be spaced apart from the first wiring layer, which are formed to be extended in the cavity; a chip positioned in the chip mounting region to be connected to the first wiring layer and the second wiring layer; a through-hole penetrating through the wafer and a via filled in the through-hole; and at least one electronic device connected to the via. Accordingly, a package substrate capable of having a passive device having a predetermined capacity embedded therein, while reducing a pattern size and increasing a component mounting density, and a method fabricating thereof may be provided.
-
公开(公告)号：KR1020110112974A
公开(公告)日：2011-10-14
申请号：KR1020100032244
申请日：2010-04-08
Applicant: 삼성전기주식회사 , 성균관대학교산학협력단
CPC classification number: H01L21/50 , H01L23/13 , H01L23/147 , H01L23/49827 , H01L24/13 , H01L24/16 , H01L2224/131 , H01L2224/16146 , H01L2224/16235 , H01L2924/0001 , H01L2924/01006 , H01L2924/01019 , H01L2924/01023 , H01L2924/01033 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/19015 , H01L2924/19041 , Y10T436/170769 , H01L2224/13099
Abstract: There are provided a package substrate and a method fabricating thereof. The package substrate includes: a wafer having a cavity formed in an upper surface thereof, the cavity including a chip mounting region; a first wiring layer and a second wiring layer formed to be spaced apart from the first wiring layer, which are formed to be extended in the cavity; a chip positioned in the chip mounting region to be connected to the first wiring layer and the second wiring layer; a through-hole penetrating through the wafer and a via filled in the through-hole; and at least one electronic device connected to the via. Accordingly, a package substrate capable of having a passive device having a predetermined capacity embedded therein, while reducing a pattern size and increasing a component mounting density, and a method fabricating thereof may be provided.
-
公开(公告)号：KR100916771B1
公开(公告)日：2009-09-14
申请号：KR1020070101019
申请日：2007-10-08
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 실리콘 웨이퍼 등에 관통형 전극을 형성하기 위한 방법에 관한 것으로, 보다 상세하게는 그 도금공정이 매우 짧은 시간 내에 진행될 수 있을 뿐만 아니라 기공율이 최소화된 관통형전극의 형성방법에 관한 것이다.
본 발명의 관통형전극 형성방법은, 기판에 관통공을 형성시키는 관통공 형성단계; 상기 관통공의 내벽면에 원주방향으로 도전체재질의 측벽시드층을 형성하는 단계; 상기 기판의 일면에 상기 관통공의 일단을 폐쇄하는 마감층을 형성하는 마감층 형성단계; 및 상기 측벽시드층으로부터 내경방향으로 도전체를 도금하여 성장시킴으로써 관통형 전극을 형성하는 관통형전극 형성단계를 포함한다.
기판, 배선, 접속, 관통형전극, 기공율, 시드층-
公开(公告)号：KR1020090049436A
公开(公告)日：2009-05-18
申请号：KR1020070115693
申请日：2007-11-13
Applicant: 성균관대학교산학협력단
IPC: H01L21/60
CPC classification number: H01L24/11 , H01L24/12 , H01L2224/11 , H01L2224/12
Abstract: 본 발명은 반도체 패키징에 이용되는 마이크로 솔더볼 제조방법에 관한 것이며, 보다 상세하게는 제조가 매우 용이할 뿐만 아니라 균일한 사이즈의 솔더볼을 제조할 수 있는 솔더볼 제조방법에 관한 것이다.
이에, 본 발명의 솔더볼 제조방법은, 솔더 및 상기 솔더와의 젖음성이 낮은 기판을 준비하는 단계; 상기 기판 위에 마스크층을 형성하는 마스크층 형성단계; 상기 마스크층을 패터닝하여 홈을 형성하는 단계; 상기 마스크층의 홈에 솔더를 도금하는 솔더 도금단계; 상기 마스크층을 제거하는 마스크층 제거 단계; 상기 솔더를 가열함으로써 솔더볼을 형성하는 단계; 및 상기 솔더볼을 기판에서 분리시키는 솔더볼 분리단계를 포함하여 이루어진다.
반도체패키징, 솔더볼, 젖음성, Sn-AgAbstract translation: 本发明涉及一种用于半导体封装的微型焊料球的制造方法，更具体地说，涉及一种能够制造均匀尺寸的焊球并且非常易于制造的焊料球制造方法。
-
公开(公告)号：KR100905306B1
公开(公告)日：2009-07-02
申请号：KR1020070133560
申请日：2007-12-18
Applicant: 성균관대학교산학협력단
IPC: G02F1/136 , G02F1/1345
Abstract: 본 발명은 칩온글라스기판에 관한 것으로, 보다 상세하게는 칩온글라스기판의 제조공정을 더욱 간단하게 할 수 있는 양극산화를 이용한 칩온그라스기판의 제조방법에 관한 것이다.
본 발명에 의한 칩온글라스기판의 제조방법은, 글라스기판의 표면에 알루미늄층을 형성하는 단계; 상기 알루미늄층의 표면에 포토레지스트패턴을 형성하는 단계; 상기 알루미늄층을 상기 포토레지스트패턴에 의해 선택적으로 양극산화시키는 단계; 및 상기 포토레지스트패턴을 제거한 후에 상기 알루미늄층의 표면에 패턴을 따라 금속층을 선택적으로 도금하는 단계를 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 글라스기판의 표면에 양극산화공정을 수행함으로써 회로패턴의 형성 후에 별도의 절연층 형성 내지 에칭공정 등이 필요 없고, 더욱이 양극산화에 의해 글라스기판의 표면에 알루미늄층 및 알루미나층이 형성되어 있어 미세피치의 금속층 구현이 매우 용이한 효과가 있다.
칩온글라스기판, COG, 양극산화
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.034 seconds)
