-
公开(公告)号：KR20210030306A
公开(公告)日：2021-03-17
申请号：KR1020210025467A
申请日：2021-02-25
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L29/792 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/423 , H01L29/788
CPC classification number: H01L29/792 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/42324 , H01L29/4234 , H01L29/788
Abstract: 반도체 메모리 장치가 제공된다. 반도체 메모리 장치는 기판, 기판 상에, 기판과 접촉하는 터널 절연층, 터널 절연층 상에, 터널 절연층과 접촉하고, 강유전체(ferroelectric) 물질을 포함하는 전하 저장층, 전하 저장층 상에, 전하 저장층과 접촉하는 배리어 절연층, 및 배리어 절연층 상에, 배리어 절연층과 접촉하는 게이트 전극을 포함한다.
-
公开(公告)号：WO2020111752A2
公开(公告)日：2020-06-04
申请号：PCT/KR2019/016418
申请日：2019-11-27
Applicant: 성균관대학교산학협력단
IPC: H01L45/00
Abstract: 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극상에 형성된 절연층, 절연층 상에 형성된 소스 전극 물질층, 절연층 상에 형성되고, 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층, 소스 전극 물질층 상에 형성된 소스 전극 및 반도체 물질층 상에 형성된 드레인 전극을 포함하되, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다.
-
公开(公告)号：WO2023038465A1
公开(公告)日：2023-03-16
申请号：PCT/KR2022/013545
申请日：2022-09-08
Applicant: 성균관대학교산학협력단
IPC: H01L29/739 , H01L29/24 , H01L29/20 , H01L27/085
Abstract: 초경사 스위칭 소자 및 이를 이용한 인버터 소자가 개시된다. 초경사 스위칭 소자는 기판 상에 배치되고, 충격 이온화 특성을 갖는 반도체 재료로 형성된 반도체 채널, 상기 반도체 채널과 접촉하고, 상기 기판 상에서 서로 이격되게 배치된 소스 전극과 드레인 전극, 및 상기 반도체 채널 상의 일부에만 중첩된 게이트 전극을 포함하고, 상기 반도체 채널의 상부 표면은, 상기 게이트 전극이 중첩된 제1 영역, 및 상기 게이트 전극에 의해 노출된 제2 영역을 포함하고, 상기 제1 영역 및 제2 영역은 1 : 0.1 내지 0.4 의 길이 비율을 가질 수 있다.
-
公开(公告)号：WO2020111752A3
公开(公告)日：2020-06-04
申请号：PCT/KR2019/016418
申请日：2019-11-27
Applicant: 성균관대학교산학협력단
IPC: H01L45/00
Abstract: 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극상에 형성된 절연층, 절연층 상에 형성된 소스 전극 물질층, 절연층 상에 형성되고, 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층, 소스 전극 물질층 상에 형성된 소스 전극 및 반도체 물질층 상에 형성된 드레인 전극을 포함하되, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다.
-
公开(公告)号：WO2017164617A1
公开(公告)日：2017-09-28
申请号：PCT/KR2017/003017
申请日：2017-03-21
Applicant: 성균관대학교산학협력단
IPC: H01L29/792 , H01L29/423 , H01L29/51 , H01L29/788 , H01L29/861
CPC classification number: H01L29/423 , H01L29/51 , H01L29/788 , H01L29/792 , H01L29/861
Abstract: 본 발명의 일 실시예에 따른 부성 미분 저항(negative differential resistance) 소자는 기판; 기판 상에 형성되고, 제 1 극성을 갖는 축퇴된 제 1 반도체층; 기판 상에 형성되고, 제 2 극성을 갖는 축퇴된 제 2 반도체층; 제 1 반도체층의 일측 단부에 결합된 제 1 전극; 제 2 반도체층의 일측 단부에 결합된 제 2 전극; 및 제 1 반도체층과 제 2 반도체층의 접촉 영역 사이에 위치한 트랩층을 포함하되, 트랩층은 산화물층이고, 부성 미분 저항 소자의 동작시 캐리어가 트랩층에 트랩되도록 한다.
Abstract translation: 根据本发明实施例的负差动电阻器件包括衬底; 退化的第一半导体层，形成在衬底上并具有第一极性; 退化的第二半导体层，形成在所述衬底上并且具有第二极性; 耦合到第一半导体层的一端的第一电极; 耦合到第二半导体层的一端的第二电极; 并且捕获层位于第一半导体层和第二半导体层的接触区域之间，其中捕获层是氧化物层并且在负差示电阻器件的操作期间载流子被捕获在捕获层中。
-
Patent Agency Ranking
公开(公告)号：KR102222262B1
公开(公告)日：2021-03-04
申请号：KR1020130137885
申请日：2013-11-13
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L43/08 , H01L27/105
Abstract: 자기저항구조체및 그제조방법, 이를구비하는전자소자가개시된다. 개시된자기저항구조체제조방법은, 육방정계질화붕소층을형성하는단계와, 질화붕소층상에그래핀층을형성하는단계와, 인터칼레이션공정에의해질화붕소층과그래핀층사이에제1자성물질층을형성하는단계와, 그래핀층상에제2자성물질층을형성하는단계를포함한다.
-
公开(公告)号：KR1020200130015A
公开(公告)日：2020-11-18
申请号：KR1020190055291
申请日：2019-05-10
Applicant: 성균관대학교산학협력단 , 가천대학교 산학협력단
IPC: H01L45/00 , G06N3/063 , H01L29/772 , H01L21/8234
Abstract: 본발명은인간의뇌 신경망을모사하는시냅스소자및 이의제조방법에관한것이다. 본발명의일 실시예에따른멀티비트시냅스소자는, 전계효과트랜지스터(FET) 및상기전계효과트랜지스터에직렬연결된가변저항메모리(CBRAM)를포함하며, 상기전계효과트랜지스터는, 반도체채널층; 상기반도체채널층의양 단부에각각배치되는제 1 소오스/드레인및 제 2 소오스/드레인; 상기제 1 및제 2 소오스/드레인사이의상기반도체채널층상에배치되는게이트절연막; 상기게이트절연막상에배치되는유전체막; 및상기유전체막상에배치되는게이트전극을포함하며, 상기가변저항메모리의일 전극이상기트랜지스터의상기제 1 및제 2 소오스/드레인중 어느하나에연결되고, 상기유전체막은생체복합유전물질을포함할수 있다.
-
-
公开(公告)号：KR101966531B1
公开(公告)日：2019-04-05
申请号：KR1020170085659
申请日：2017-07-05
Applicant: 성균관대학교산학협력단
IPC: H01L29/739 , H01L29/73 , H01L29/78
-
公开(公告)号：KR101923772B1
公开(公告)日：2018-11-29
申请号：KR1020160131502
申请日：2016-10-11
Applicant: 성균관대학교산학협력단
Abstract: 본발명의 2차원나노박막을전사시키는방법에있어서, 방법은모기재상에 2차원나노박막을형성하는단계; 2차원나노박막상에금속박막을형성하는단계; 금속박막상에지지체층을형성하는단계; 2차원나노박막, 금속박막및 지지체층이순차적으로적층된모기재를물에침지시켜, 모기재로부터 2차원나노박막을박리시키는단계; 2차원나노박막, 금속박막및 지지체층이순차적으로적층된구조에서 2차원나노박막이새로운기판과접촉하도록새로운기판상에부착시키는단계; 및지지체층및 금속박막을제거하는단계를포함한다.
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.018 seconds)
