公开(公告)号：WO2005031809A3

公开(公告)日：2005-06-23

申请号：PCT/EP2004052283

申请日：2004-09-23

Applicant: IBM ,  IBM UK ,  GOUSEV EVGENI ,  SHANG HUILING ,  D EMIC CHRISTOPHER ,  KOZLOWSKI PAUL

Inventor： GOUSEV EVGENI ,  SHANG HUILING ,  D EMIC CHRISTOPHER ,  KOZLOWSKI PAUL

IPC: H01L21/28 ,  H01L21/314 ,  H01L21/316 ,  H01L21/318 ,  H01L29/51 ,  H01L29/772

CPC classification number: H01L21/28202 ,  H01L21/02247 ,  H01L21/02326 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/28255 ,  H01L21/3143 ,  H01L21/31658 ,  H01L21/318 ,  H01L29/518 ,  Y10S438/906 ,  Y10S438/933

Abstract: A method for producing thin, below 6nm of equivalent oxide thickness, germanium oxynitride layer on Ge-based materials for use as gate dielectric is disclosed. The method involves a two step process. First, nitrogen is incorporated in a surface layer of the Ge-based material. Second, the nitrogen incorporation is followed by an oxidation step. The method yields excellent thickness control of high quality gate dielectrics for Ge-based field effect devices, such as MOS transistors. Structures of devices having the thin germanium oxynitride gate dielectric and processors made with such devices are disclosed, as well.

Abstract translation: 公开了一种用作栅极电介质的Ge基材料上产生6nm以下等效氧化物厚度薄的锗氮氧化物层的方法。 该方法涉及两步法。 首先，在Ge基材料的表层中加入氮。 其次，氮掺入之后是氧化步骤。 该方法为基于Ge的场效应器件（例如MOS晶体管）的高质量栅极电介质产生优异的厚度控制。 还公开了具有薄氮氧化锗栅电介质的器件的结构和用这种器件制造的处理器。

公开(公告)号：DE102012217336B4

公开(公告)日：2014-02-13

申请号：DE102012217336

申请日：2012-09-25

Applicant: IBM

Inventor： CHAN KEVIN K ,  D EMIC CHRISTOPHER ,  KIM YOUNG-HEE ,  PARK DAE-GYU ,  YAU JENG-BANG

IPC: H01L21/283 ,  H01L21/336 ,  H01L21/76 ,  H01L21/8234 ,  H01L21/84 ,  H01L29/49

Abstract: Verfahren (100) zum Ersetzen von Halbleitermaterial durch Metall, wobei das Verfahren (100) Folgendes aufweist: Bilden einer strukturierten Halbleiterschicht (126) auf einer Dielektrikumsschicht (124); Bilden (106) einer Feld-Dielektrikumsschicht (144; 134, 136, 138) welche den Raum zwischen Formen auf der strukturierten Halbleiterschicht (126) füllt; Aufbringen (110) von Metall (170) auf die Formen (142); und Tempern (112) des Wafers (120), wobei das aufgebrachte Metall (170) in jeder der Formen (142) den Halbleiter ersetzt, wobei es sich bei den Formen um Silicium-Platzhalter und bei dem Metall (170) um Aluminium handelt, und wobei das Aufbringen (110) von Aluminium (170) das Strukturieren einer aufgebrachten Aluminiumschicht (170) in einem Aluminium-Abhebeverfahren aufweist; und das Tempern (112) des Wafers (120) ein Kurzzeittempern für zwei Stunden bei vierhundert Grad Celsius umfasst.

公开(公告)号：AT464654T

公开(公告)日：2010-04-15

申请号：AT01972244

申请日：2001-09-27

Applicant: IBM

Inventor： CANAPERI DONALD ,  CHU JACK ,  D EMIC CHRISTOPHER ,  HUANG LIJUAN ,  OTT JOHN ,  WONG HON-SUM

IPC: H01L21/762 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L21/338 ,  H01L21/76 ,  H01L27/12 ,  H01L29/778 ,  H01L29/786 ,  H01L29/812

Abstract: A method for forming strained Si or SiGe on relaxed SiGe on insulator (SGOI) is described incorporating growing epitaxial Si1-yGey layers on a semiconductor substrate, implanting hydrogen into a selected Si1-yGey layer to form a hydrogen-rich defective layer, smoothing surfaces by Chemo-Mechanical Polishing, bonding two substrates together via thermal treatments and separating two substrates at the hydrogen-rich defective layer. The separated substrates may have its upper surface smoothed by CMP for epitaxial deposition of relaxed Si1-yGey, and strained Si1-yGey depending upon composition, strained Si, strained SiC, strained Ge, strained GeC, and strained Si1-yGeyC.

公开(公告)号：DE102012217336A1

公开(公告)日：2013-06-27

申请号：DE102012217336

申请日：2012-09-25

Applicant: IBM

Inventor： CHAN KEVIN K ,  D EMIC CHRISTOPHER ,  KIM YOUNG-HEE ,  PARK DAE-GYU ,  YAU JENG-BANG

IPC: H01L21/283 ,  H01L21/336 ,  H01L21/76 ,  H01L21/8234 ,  H01L21/84 ,  H01L29/49

Abstract: Ein Verfahren zum Ersetzen von Halbleitermaterial durch Metall, Ersatzmetall-Gate-Feldeffekttransistoren (RMGFETs) und Ersatzmetallkontakte (RMCs) und Chips mit integrierten Schaltungen (ICs), welche die FETs und/oder RMCs umfassen. Eine strukturierte Halbleiterschicht, z.B. Silicium, wird auf einer Dielektrikumsschicht, z.B. eines geschichteten Gate-Dielektrikums, gebildet. Eine Feld-Dielektrikumsschicht füllt den Raum zwischen Formen in der strukturierten Halbleiterschicht. Auf die Formen wird Metall aufgebracht. Der Wafer wird getempert, um Halbleiter in jeder Form durch Metall zu ersetzen, um Metall-FET-Gate-Zonen oder Metallkontakte zu bilden.

公开(公告)号：DE60141843D1

公开(公告)日：2010-05-27

申请号：DE60141843

申请日：2001-09-27

Applicant: IBM

Inventor： CANAPERI DONALD ,  CHU JACK OON ,  D EMIC CHRISTOPHER ,  HUANG LIJUAN ,  OTT JOHN ALBERT ,  WONG HON-SUM PHILIP

IPC: H01L21/762 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L21/338 ,  H01L21/76 ,  H01L27/12 ,  H01L29/778 ,  H01L29/786 ,  H01L29/812

Abstract: A method for forming strained Si or SiGe on relaxed SiGe on insulator (SGOI) is described incorporating growing epitaxial Si1-yGey layers on a semiconductor substrate, implanting hydrogen into a selected Si1-yGey layer to form a hydrogen-rich defective layer, smoothing surfaces by Chemo-Mechanical Polishing, bonding two substrates together via thermal treatments and separating two substrates at the hydrogen-rich defective layer. The separated substrates may have its upper surface smoothed by CMP for epitaxial deposition of relaxed Si1-yGey, and strained Si1-yGey depending upon composition, strained Si, strained SiC, strained Ge, strained GeC, and strained Si1-yGeyC.