公开(公告)号：DE102019122382B3

公开(公告)日：2020-09-10

申请号：DE102019122382

申请日：2019-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LIM WEE AUN JASON ,  CHIN TING SOON ,  CALO PAUL ARMAND ASENTISTA ,  SAM YING POK ,  TAN CHEE VOON ,  CHONG CHOOI MEI ,  MURUGAN SANJAY KUMAR

IPC: H01L21/50 ,  H01L23/31 ,  H01L23/373 ,  H01L23/42 ,  H01L23/495

Abstract: Leistungshalbleitergehäuse mit einem Leistungshalbleiterchip, einem elektrischen Verbinder, der an einer ersten Seite des Leistungshalbleiterchips angeordnet ist und eine erste Oberfläche aufweist, die mit einer Leistungselektrode des Leistungshalbleiterchips gekoppelt ist, einem Verkapselungskörper, der den Leistungshalbleiterchip und den elektrischen Verbinder zumindest teilweise einkapselt, und einer elektrischen Isolierschicht, die an einer zweiten Oberfläche des elektrischen Verbinders gegenüber der ersten Oberfläche angeordnet ist, wobei Teile des Verkapselungskörpers und der elektrischen Isolierschicht eine komplanare Oberfläche der Leistungshalbleitergehäuse bilden.

公开(公告)号：DE102021104696A1

公开(公告)日：2022-09-01

申请号：DE102021104696

申请日：2021-02-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHIANG CHAU FATT ,  CALO PAUL ARMAND ASENTISTA ,  CHA CHAN LAM ,  CHUA KOK YAU ,  LEE CHEE HONG ,  LEE SWEE KAH ,  LONG THENG CHAO ,  NARAYANASAMY JAYAGANASAN ,  SAW KHAY CHWAN ANDREW

IPC: H01L21/60 ,  H01L23/13 ,  H01L25/18

Abstract: Das Verfahren (10) zur Herstellung eines elektrischen Moduls umfasstBereitstellen einer Bodeneinheit, die ein plattierbares Einkapselungsmaterial (11) enthält;Aktivieren selektiver Bereiche der Bodeneinheit und dadurch Umwandeln dieser Bereiche in elektrisch leitfähige Bereiche (12) ;Bereitstellen mindestens eines elektrischen Bauelements mit externen Kontaktelementen (13);Platzieren des elektrischen Bauelements auf der Bodeneinheit, so dass die externen Kontaktelemente über mindestens einer ersten Teilmenge der elektrisch leitenden Bereiche (14) positioniert sind; undDurchführen eines Plattierungsprozesses an den elektrisch leitenden Bereichen zur Erzeugung von plattierten Bereichen und zum elektrischen Verbinden der externen Kontaktelemente mit mindestens einer ersten Teilmenge der plattierten Bereiche (15).

公开(公告)号：DE102021112577A1

公开(公告)日：2022-11-17

申请号：DE102021112577

申请日：2021-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHUA KOK YAU ,  CALO PAUL ARMAND ASENTISTA ,  LEE CHEE HONG

IPC: H01L21/48 ,  H01F27/28 ,  H01L21/56 ,  H01L23/50

Abstract: Verfahren (100) zur Herstellung eines Gehäuses für ein elektrisches oder elektronisches Bauelement umfasst die Bereitstellung einer ersten plattierbaren Verkapselungsschicht (110);Aktivieren erster selektiver Bereiche auf einer Hauptoberfläche der ersten plattierbaren Verkapselungsschicht (120); Ausbilden einer ersten Metallisierungsschicht durch elektrolytisches oder stromloses Plattieren auf den ersten aktivierten Bereichen (130); undHerstellung eines passiven elektrischen Bauelements auf der Grundlage der ersten Metallisierungsschicht (140).

公开(公告)号：DE102021101625A1

公开(公告)日：2021-07-29

申请号：DE102021101625

申请日：2021-01-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CALO PAUL ARMAND ASENTISTA ,  GAN TEK KEONG ,  KEH SER YEE ,  LEM TIEN HENG ,  LIM FONG ,  STADLER MICHAEL ,  TAY MEI QI

IPC: H01L21/60 ,  H01L23/488

Abstract: Eine elektrische Verbindungsstruktur umfasst ein Bondpad mit einer im Wesentlichen ebenen Bondoberfläche und eine Lötverstärkungsstruktur, die auf der Bondoberfläche angeordnet ist und eine Vielzahl von erhöhten Speichen umfasst, die jeweils von der Bondoberfläche aus angehoben sind. Jede der erhöhten Speichen hat eine geringere Benetzbarkeit relativ zu einem verflüssigten Lotmaterial als die Bondoberfläche. Jede der erhöhten Speichen erstreckt sich radial nach außen von einem Zentrum der Lötverstärkungsstruktur.

公开(公告)号：DE102016124862A1

公开(公告)日：2017-07-06

申请号：DE102016124862

申请日：2016-12-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： TAY WEE BOON ,  WOO KUAN CHING ,  CALO PAUL ARMAND ASENTISTA

IPC: H01L23/495 ,  H01L21/60

Abstract: Eine Halbleitervorrichtung enthält einen Leiterrahmen und einen Halbleiterchip, der einen Kontakt enthält. Der Kontakt weist zum Leiterrahmen und wird über Lötmittel elektrisch an den Leiterrahmen gekoppelt. Die Halbleitervorrichtung enthält eine Lötmittelsperre angrenzend an den ersten Kontakt und an einer Kante des Chips.

公开(公告)号：DE102020127327A1

公开(公告)日：2022-04-21

申请号：DE102020127327

申请日：2020-10-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： YUFEREV SERGEY ,  CALO PAUL ARMAND ASENTISTA ,  LONG THENG CHAO ,  MAERZ JOSEF ,  NG CHEE YANG ,  PALM PETTERI ,  YONG WAE CHET

IPC: H01L25/07 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/492 ,  H01L23/495

Abstract: Ein Package (100), welches einen ersten Transistorchip (102), welcher ein erstes Source Pad (104) hat, und einen zweiten Transistorchip (106) aufweist, welcher ein zweites Source Pad (108) hat und mit dem ersten Transistorchip (102) bei einem Schnittstellenbereich (110) gestapelt ist, wobei das erste Source Pad (104) und das zweite Source Pad (108) bei dem Schnittstellenbereich (110) gekoppelt sind.

公开(公告)号：DE102020122323A1

公开(公告)日：2022-03-03

申请号：DE102020122323

申请日：2020-08-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STADLER MICHAEL ,  CALO PAUL ARMAND ASENTISTA

IPC: H01L21/60 ,  H01L23/485

Abstract: Ein Halbleiterchip enthält ein Chip-Pad, das an einer Oberfläche des Halbleiterchips angeordnet ist. Eine dielektrische Schicht ist an der Oberfläche des Halbleiterchips angeordnet. Die dielektrische Schicht hat eine Öffnung, innerhalb derer ein Kontaktabschnitt des Chip-Pads freiliegt, wobei die Öffnung mindestens eine gerade Seite hat. Die dielektrische Schicht umfasst einen Lotflussmittel-Ausgasungsgraben, der getrennt von und in der Nähe der mindestens einen geraden Seite der Öffnung angeordnet ist und sich seitlich über die an die gerade Seite angrenzenden Seiten der Öffnung erstreckt.