公开(公告)号：DE102015115999B4

公开(公告)日：2021-05-27

申请号：DE102015115999

申请日：2015-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SCHIESS KLAUS ,  MAIER DOMINIC ,  CHONG CHOOI MEI

IPC: H01L23/485 ,  H01L21/60

Abstract: Elektronische Komponente (90, 120, 210, 240), umfassend:eine dielektrische Schicht (104, 129, 212);ein in die dielektrische Schicht (104, 129, 212) eingebettetes vertikales Leistungstransistorbauelement (91, 121, 211, 241), wobei das vertikale Leistungstransistorbauelement (91, 121, 211, 241) eine erste Oberfläche (94, 124, 218, 245), welche ein erstes Stromelektrodenpad (92, 122, 216, 243) und ein Steuerelektrodenpad (93, 123, 217, 244) umfasst, und eine zweite Oberfläche (96, 126, 220, 247), welche ein zweites Stromelektrodenpad (95, 125, 219, 246) umfasst, umfasst;ein elektrisch leitendes Substrat (97, 128, 223, 249); undeine Umverteilungsschicht (106, 133, 213, 267), umfassend eine erste Oberfläche, eine zweite Oberfläche, die mindestens einen Außenkontakt bereitstellt und ein erstes elektrisch leitendes Bauteilelement,wobei das zweite Stromelektrodenpad (95, 125, 219, 246) auf dem elektrisch leitenden Substrat (97, 128, 223, 249) elektrisch leitend montiert ist und das erste elektrisch leitende Bauteilelement einen Stapel (100, 137, 224, 261) mit mindestens zwei übereinander angeordnete Stiftbolzen umfasst und sich zwischen dem elektrisch leitenden Substrat (97, 128, 223, 249) und der ersten Oberfläche der Umverteilungsschicht erstreckt, wobei eine Vielzahl von Stiftbolzen (98, 131, 221) Seite an Seite auf dem ersten Stromelektrodenpad (92, 122, 216, 243) angeordnet sind und ein einzelner Stiftbolzen (99, 131, 221) auf dem Steuerelektrodenpad (93, 123, 217, 244) angeordnet ist, wobei die Höhe des Stapels (100, 137, 224, 261) von Stiftbolzen die gleiche ist wie die Summe der Höhe des vertikales Leistungstransistorbauelement (91, 121, 211, 241) und des Stiftbolzens (99, 131, 221), der auf dem Steuerelektrodenpad (93, 123, 217, 244) angeordnet ist.

公开(公告)号：DE102018130147A1

公开(公告)日：2020-05-28

申请号：DE102018130147

申请日：2018-11-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEMMERL THOMAS ,  STADLER MICHAEL ,  MYERS EDWARD ,  CHONG CHOOI MEI

IPC: H01L21/60 ,  H01L23/495

Abstract: Eine Halbleitervorrichtung umfasst einen Träger, der ein Chippad und einen Kontakt umfasst, einen Halbleiterchip, der eine erste Hauptseite und eine gegenüberliegende zweite Hauptseite umfasst, wobei der Halbleiterchip durch eine erste Lötstelle derart an dem Chippad befestigt ist, dass die zweite Hauptseite dem Chippad zugewandt ist, und einen Kontaktclip mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich, wobei der erste Kontaktbereich durch eine zweite Lötstelle an der ersten Hauptseite des Halbleiterchips befestigt ist und der zweite Kontaktbereich durch eine dritte Lötstelle am Kontakt befestigt ist, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt, und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.

公开(公告)号：DE102013110404B4

公开(公告)日：2019-07-25

申请号：DE102013110404

申请日：2013-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHONG CHOOI MEI ,  HÖGLAUER JOSEF ,  NÖBAUER GERHARD ,  OTREMBA RALF

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/492 ,  H01L25/16

Abstract: Chipanordnung (342), die Folgendes aufweist:einen Chipträger (202);eine Spannungsversorgungsleitung (206);einen Erfassungsanschluss (212);einen über dem Chipträger (202) angeordneten Chip (216), wobei der Chip (216) einen ersten Anschluss (218) undeinen zweiten Anschluss (224) aufweist, wobei der erste Anschluss (218) den Chipträger (202) elektrisch kontaktiert; undein über dem zweiten Anschluss (224) ausgebildetes elektrisch leitendes Element (232, 332), wobei das elektrisch leitende Element (232, 332) einen Kontaktclip aufweist; der:die Spannungsversorgungsleitung (206) elektrisch an den zweiten Anschluss (224) koppelt; undden zweiten Anschluss (224) elektrisch an den Erfassungsanschluss (212) koppelt;wobei der Erfassungsanschluss (212) mindestens- einen Teil einer Spannungserfassungsschaltung bildet, die konfiguriert ist zum Messen einer Spannung des zweiten Anschlusses (224), oder- mindestens einen Teil einer Stromerfassungsschaltung bildet, die konfiguriert ist zum Messen eines Stroms des zweiten Anschlusses (224).

公开(公告)号：DE102013110404A1

公开(公告)日：2014-04-24

申请号：DE102013110404

申请日：2013-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHONG CHOOI MEI ,  HÖGLAUER JOSEF ,  NÖBAUER GERHARD ,  OTREMBA RALF

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/492 ,  H01L25/16

Abstract: Es wird ein Chip Package bereitgestellt. Das Chip Package enthält einen Chipträger (202), eine Spannungsversorgungsleitung (206), einen Erfassungsanschluss (212) und einen über dem Chipträger (202) angeordneten Chip (216). Der Chip (216) enthält einen ersten Anschluss (218) und einen zweiten Anschluss (224), wobei der erste Anschluss (218) den Chipträger (202) elektrisch kontaktiert. Das Chip Package enthält auch ein über dem zweiten Anschluss (224) ausgebildetes elektrisch leitendes Element (332), wobei das elektrisch leitende Element (332) den zweiten Anschluss (224) elektrisch an die Spannungsversorgungsleitung (206) und den Erfassungsanschluss (212) koppelt.

公开(公告)号：DE102013101258A1

公开(公告)日：2013-08-08

申请号：DE102013101258

申请日：2013-02-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  LIM FONG ,  MOHAMED ABDUL RAHMAN ,  CHONG CHOOI MEI ,  FISCHBACH IDA ,  SCHLOEGL XAVER ,  HOEGLAUER JOSEF ,  SCHREDL JUERGEN

IPC: H01L21/603 ,  H01L23/488

Abstract: Ein Verfahren beinhaltet das Bereitstellen eines Halbleiterchips mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche. Ein Halbleiterchip wird auf einem Träger platziert, wobei die erste Hauptoberfläche des Halbleiterchips dem Träger zugewandt ist. Eine erste Schicht aus Lotmaterial ist zwischen der ersten Hauptoberfläche und dem Träger vorgesehen. Ein Kontaktclip mit einem ersten Kontaktbereich wird auf dem Halbleiterchip platziert, wobei der erste Kontaktbereich der zweiten Hauptoberfläche des Halbleiterchips zugewandt ist. Eine zweite Schicht aus Lotmaterial ist zwischen dem ersten Kontaktbereich und der zweiten Hauptoberfläche vorgesehen. Danach wirkt Wärme auf die erste und zweite Schicht aus Lotmaterial ein, um Diffusionslötbondstellen zwischen dem Träger, dem Halbleiterchip und dem Kontaktclip auszubilden.

公开(公告)号：DE102015115999A1

公开(公告)日：2016-03-24

申请号：DE102015115999

申请日：2015-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SCHIESS KLAUS ,  MAIER DOMINIC ,  CHONG CHOOI MEI

IPC: H01L23/485 ,  H01L21/60

Abstract: In einer Ausführungsform schließt eine elektronische Komponente eine dielektrische Schicht, ein in die dielektrische Schicht eingebettetes Halbleiterbauelement, ein elektrisch leitendes Substrat, eine Umverteilungsschicht mit einer ersten Oberfläche und einer zweiten Oberfläche, die mindestens einen Außenkontakt vorsieht, und ein erstes elektrisch leitendes Bauteilelement ein. Das Halbleiterbauelement weist eine erste Oberfläche, die mindestens ein erstes Kontaktpad einschließt, und eine zweite Oberfläche, die mindestens ein zweites Kontaktpad einschließt, auf. Das zweite Kontaktpad ist auf dem elektrisch leitenden Substrat montiert. Das erste elektrisch leitende Bauteilelement schließt mindestens einen Bolzenhöcker ein und erstreckt sich zwischen dem elektrisch leitenden Substrat und der ersten Oberfläche der Umverteilungsschicht.

公开(公告)号：DE102011053871A1

公开(公告)日：2012-03-29

申请号：DE102011053871

申请日：2011-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHONG CHOOI MEI ,  LEE TECK SIM

IPC: H01L23/04 ,  H01L25/18 ,  H01L23/495

Abstract: Es werden Halbleitergehäuse und Verfahren zu ihrer Herstellung beschrieben. In einer Ausführungsform enthält das Halbleitergehäuse ein Substrat mit einem ersten und einem zweiten Die-Attach-Pad. Ein erstes Mikroplättchen wird über dem ersten Die-Attach-Pad angeordnet. Ein zweites Mikroplättchen wird über dem zweiten Die-Attach-Pad angeordnet. Ein drittes Mikroplättchen wird zwischen dem ersten und dem zweiten Mikroplättchen angeordnet. Das dritte Mikroplättchen hat einen ersten, einen zweiten und einen dritten Teil derart, dass der erste Teil über einem Teil des ersten Mikroplättchens angeordnet ist, der zweite Teil über einem Teil des zweiten Mikroplättchens angeordnet ist, und der dritte Teil über einem Bereich zwischen dem ersten Mikroplättchen und dem zweiten Mikroplättchen angeordnet ist.

公开(公告)号：DE102019122382B3

公开(公告)日：2020-09-10

申请号：DE102019122382

申请日：2019-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LIM WEE AUN JASON ,  CHIN TING SOON ,  CALO PAUL ARMAND ASENTISTA ,  SAM YING POK ,  TAN CHEE VOON ,  CHONG CHOOI MEI ,  MURUGAN SANJAY KUMAR

IPC: H01L21/50 ,  H01L23/31 ,  H01L23/373 ,  H01L23/42 ,  H01L23/495

Abstract: Leistungshalbleitergehäuse mit einem Leistungshalbleiterchip, einem elektrischen Verbinder, der an einer ersten Seite des Leistungshalbleiterchips angeordnet ist und eine erste Oberfläche aufweist, die mit einer Leistungselektrode des Leistungshalbleiterchips gekoppelt ist, einem Verkapselungskörper, der den Leistungshalbleiterchip und den elektrischen Verbinder zumindest teilweise einkapselt, und einer elektrischen Isolierschicht, die an einer zweiten Oberfläche des elektrischen Verbinders gegenüber der ersten Oberfläche angeordnet ist, wobei Teile des Verkapselungskörpers und der elektrischen Isolierschicht eine komplanare Oberfläche der Leistungshalbleitergehäuse bilden.

公开(公告)号：DE102018106917A1

公开(公告)日：2018-09-27

申请号：DE102018106917

申请日：2018-03-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MACHEINER STEFAN ,  CHONG CHOOI MEI ,  HUD AMIRUL AFIQ ,  LEE TECK SIM ,  STOEK THOMAS ,  TAN WEI HING ,  WANG LEE SHUANG

IPC: H01L25/16 ,  H01L21/60 ,  H02K11/30 ,  H02M1/00

Abstract: Bei manchen Beispielen beinhaltet eine Vorrichtung ein Leistungsversorgungselement und ein Referenzspannungselement, wobei das Referenzspannungselement von dem Leistungsversorgungselement elektrisch isoliert ist. Die Vorrichtung beinhaltet ferner einen High-Side-Halbleiter-Die, der mindestens zwei High-Side-Transistoren beinhaltet, wobei jeder High-Side-Transistor der mindestens zwei High-Side-Transistoren elektrisch mit dem Leistungsversorgungselement verbunden ist. Die Vorrichtung beinhaltet auch einen Low-Side-Halbleiter-Die, der mindestens zwei Low-Side-Transistoren beinhaltet, wobei jeder Low-Side-Transistor der mindestens zwei Low-Side-Transistoren elektrisch mit dem Referenzspannungselement verbunden ist. Die Vorrichtung beinhaltet mindestens zwei Schaltelemente, wobei jedes Schaltelement der mindestens zwei Schaltelemente elektrisch mit einem jeweiligen High-Side-Transistor der mindestens zwei High-Side-Transistoren und einem jeweiligen Low-Side-Transistor der mindestens zwei Low-Side-Transistoren verbunden ist.