中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

12 records (took 0.021 seconds)

    CHIP-ZU-CHIP-VERBINDUNG IN DER VERKAPSELUNG EINES VERGOSSENEN HALBLEITERGEHÄUSES
    2.
    发明专利
    CHIP-ZU-CHIP-VERBINDUNG IN DER VERKAPSELUNG EINES VERGOSSENEN HALBLEITERGEHÄUSES 未知

    公开(公告)号：DE102020108846A1

    公开(公告)日：2020-10-08

    申请号：DE102020108846

    申请日：2020-03-31

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SAW KHAY CHWAN ANDREW ,  CHIANG CHAU FATT ,  MACHEINER STEFAN ,  YONG WAE CHET

    IPC: H01L23/538 ,  H01L21/50 ,  H01L21/60 ,  H01L25/065

    Abstract: Ein gehauster Halbleiter enthält einen elektrisch isolierenden Verkapselungskörper mit einer oberen Oberfläche, einen ersten Halbleiterchip, der innerhalb des Verkapselungskörpers eingekapselt ist, wobei der erste Halbleiterchip eine Hauptoberfläche mit einem ersten leitenden Pad aufweist, das der oberen Oberfläche des Verkapselungskörpers zugewandt ist, einen zweiten Halbleiterchip, der innerhalb des Verkapselungskörpers eingekapselt und seitlich neben dem ersten Halbleiterchip angeordnet ist, wobei der zweite Halbleiterchip eine Hauptoberfläche mit einem zweiten leitenden Pad aufweist, das der oberen Oberfläche des Verkapselungskörpers zugewandt ist, und eine erste Leiterbahn, die in der oberen Oberfläche des Verkapselungskörpers ausgebildet ist und das erste leitende Pad mit dem zweiten leitenden Pad elektrisch verbindet. Der Verkapselungskörper enthält eine laseraktivierbare Vergussmasse.

    Leiterrahmenband mit Strukturelement zur Sägeverbesserung
    3.
    发明专利
    Leiterrahmenband mit Strukturelement zur Sägeverbesserung 未知

    公开(公告)号：DE102015114007A1

    公开(公告)日：2016-02-25

    申请号：DE102015114007

    申请日：2015-08-24

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LIM LAY YEAP ,  TAI CHIEW LI ,  YONG WAE CHET ,  TAY WEE BOON ,  SEE THIONG ZHOU

    IPC: H01L23/495 ,  H01L21/48

    Abstract: Ein Leiterrahmenband umfasst eine Vielzahl an Zuleitungen, die chemisch in ein Metallblech geätzt sind, eine Vielzahl an Halterungsstrukturen, die chemisch in das Metallblech geätzt sind, und eine Vielzahl an Verbindungsstrukturen, die chemisch in das Metallblech geätzt sind. Jede der Verbindungsstrukturen ist an einem ersten Ende einstückig mit einer der Zuleitungen verbunden und an einem zweiten Ende einstückig mit einer der Halterungsstrukturen verbunden, so, dass die Zuleitungen durch die Halterungsstrukturen in Position gehalten werden. Die Breite jeder Verbindungsstruktur hat ihr Minimum zwischen dem ersten und dem zweiten Ende dieser Verbindungsstruktur, steigt von dem Minimum in Richtung des ersten Endes an und steigt von dem Minimum in Richtung des zweiten Endes an. Ein Verfahren zum Herstellen eines solchen Leiterrahmenbandes ist auch bereitgestellt.

    4.
    发明专利
    未知

    公开(公告)号：DE112005003802T5

    公开(公告)日：2008-10-16

    申请号：DE112005003802

    申请日：2005-12-29

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LOW KHAI HUAT JEFFREY ,  HENG CHAI WEI ,  YONG WAE CHET

    IPC: H01L23/495 ,  H01L21/56

    Abstract: An electronic component includes a lead frame assembly, an insert, a semiconductor chip and an encapsulation compound. The lead frame assembly includes a mounting hole, a die pad, a plurality of bonding fingers and a plurality of lead fingers. The insert includes a hollow center and is provided at the mounting hole of the lead frame assembly. The semiconductor chip is arranged on the die pad and includes contact areas on its surface. A plurality of electrical contacts respectively links the contact areas of the semiconductor chip to the bonding fingers of the lead frame assembly. An encapsulating compound encloses the insert, the semiconductor chip, and the electrical contacts, however, leaves the hollow center of the insert uncovered.

    Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
    6.
    发明专利
    Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung 未知

    公开(公告)号：DE102009010199B4

    公开(公告)日：2013-04-11

    申请号：DE102009010199

    申请日：2009-02-23

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LEE TECK SIM ,  YONG WAE CHET ,  GOLLER BERND ,  LIM BOON KIAN

    IPC: H01L23/31 ,  H01L21/56 ,  H01L23/495 ,  H01L23/498

    Abstract: Halbleiter-Package, aufweisend: einen Systemträger (30), der aufweist: ein Die-Pad (32) mit einer ersten Hauptoberfläche (38) und einer gegenüberliegenden zweiten Hauptoberfläche (40), wobei die zweite Hauptoberfläche (40) eine Lötkontaktfläche für eine Anbringungsoberfläche (70) einer PCB ist, die eine Dicke definieren, und mit mindestens einer Umfangskante (44); eine Formschlossöffnung (42), die von der mindestens einen Umfangskante (44) beabstandet ist und durch die Dicke des Die-Pad (32) zwischen der ersten und zweiten Hauptoberfläche (38, 40) verläuft; einen Entlüftungskanal (50), der als Kanal in der zweiten Hauptoberfläche (40) ausgeführt ist und durch einen Teil der Dicke oder die Dicke zwischen der ersten und der zweiten Hauptoberfläche (38, 40) sowie von der mindestens einen Umfangskante (44) zu der Formschlossöffnung (42) verläuft, sodass die Formschlossöffnung (42) mit der mindestens einen Umfangskante (44) in Verbindung steht; einen an der ersten Hauptoberfläche (38) angebrachten Halbleiterchip (32), wobei die Formschlossöffnung (42) freiliegend bleibt; und...

    Integriertes Halbleiter-Outline-Gehäuse
    9.
    发明专利
    Integriertes Halbleiter-Outline-Gehäuse 未知

    公开(公告)号：DE112006004164B4

    公开(公告)日：2017-04-06

    申请号：DE112006004164

    申请日：2006-12-05

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： JOB DORAISAMY STANLEY ,  YONG WAE CHET

    IPC: H01L23/495 ,  H01L23/367

    Abstract: Halbleiter-Outline- bzw. -Umriss-Gehäuse bzw. -Package, umfassend einen Modulverbinder und eine integrierte Halbleitervorrichtung, die in einer Gehäuseummantelung eingeschlossen bzw. eingekapselt ist, die ein erstes Ende mit einer Breite (w) aufweist, und zumindest eine Verbindungsleitung und zumindest eine Source-Kontaktfahnenleitung, die sich von dem ersten Ende der Gehäuseummantelung erstrecken, wobei die oder jede Verbindungsleitung einen ersten Abschnitt angrenzend an bzw. benachbart zu dem ersten Ende der Gehäuseummantelung aufweist; und einen Kühlkörper- bzw. Wärmesenke- und Masseflächeflügel bzw. -klinge, der bzw. die sich von einem dem ersten Ende gegenüberliegenden zweiten Ende der Gehäuseummantelung erstreckt; wobei die oder jede Source-Kontaktfahnenleitung mit dem Modulverbinder verbunden ist und einen Halsabschnitt angrenzend an bzw. benachbart zu dem ersten Ende der Gehäuseummantelung aufweist, wobei der/die Halsabschnitt(e) eine Breite aufweist/aufweisen, die geringer ist als die Breite des ersten Endes, was Platz schafft, damit der erste Abschnitt der oder jeder Verbindungsleitung und der Halsabschnitt der oder jeder Source-Kontaktfahnenleitung Seite an Seite in einer Linie von dem ersten Ende der Gehäuseummantelung innerhalb der Breite des ersten Endes der Gehäuseummantelung herabhängt/herabhängen, wobei die Verbindungsleitung(en) zur Oberflächen- bzw. Flächenmontageverbindung bzw. -kontaktierung mit einer PCB ausgebildet und vorgesehen ist/sind, wobei sich ein Ende der zumindest einen Verbindungsleitung bezüglich einer Richtung vom ersten zum zweiten Ende näher am ersten Ende der Gehäuseummantelung befindet als ein Ende des Modulverbinders.

    Verfahren zum Herstellen eines elektronischen Bauteils
    10.
    发明专利
    Verfahren zum Herstellen eines elektronischen Bauteils 未知

    公开(公告)号：DE112005003802B4

    公开(公告)日：2013-12-12

    申请号：DE112005003802

    申请日：2005-12-29

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LOW KHAI HUAT JEFFREY ,  HENG CHAI WEI ,  YONG WAE CHET

    IPC: H01L21/56 ,  H01L21/60 ,  H01L23/495

    Abstract: Verfahren zum Herstellen eines elektronischen Bauteils (35), wobei das Verfahren die folgenden Schritte umfaßt: Bereitstellen eines Halbleiterchips (8) auf einer Flachleitervorrichtung (16), wobei die Flachleitervorrichtung (16) ein Montageloch (7; 40), eine Chip-Kontaktfläche (20), mehrere Bondingfinger (11) und mehrere Flachleiter (12; 41) aufweist, Bereitstellen von Kontaktmitteln (13) zwischen Kontaktbereichen des Halbleiterchips und der Bondingfinger (11), Bereitstellen eines Einsatzes (6) mit einer hohlen Mitte (28) in dem Montageloch (7; 40), wobei der Einsatz (6) elastisches Material mit einem Schmelzpunkt von über 200 Grad Celsius umfaßt und/oder wobei die Oberfläche der hohlen Mitte (28) konkav ist, Bedecken des Halbleiterchips (8), mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15), wobei das Verfahren weiterhin den Schritt das Festklemmens der Flachleiter (12; 41) und Zusammendrückens des Einsatzes (6) durch eine Mouldvorrichtung (1) zur Verhinderung des Neigens der Flachleitervorrichtung (16) durch die von den Flachleitern (12; 41) und dem Einsatz (6) vermittelte Stütze während des Schritts des Bedeckens des Halbleiterchips (8) und mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15) umfaßt.

Patent Agency Ranking