公开(公告)号：DE102018122515B4

公开(公告)日：2020-03-26

申请号：DE102018122515

申请日：2018-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RIEGLER ANDREAS ,  FACHMANN CHRISTIAN ,  KUTSCHAK MATTEO-ALESSANDRO ,  VON KOBLINSKI CARSTEN ,  WEBER HANS

IPC: H01L23/15 ,  B81B7/02 ,  B81C1/00 ,  H01L21/50 ,  H01L21/60

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Verbindungskörpers (108). Eine elektrisch leitfähige Verdrahtungsstruktur (112) wird auf und/oder in der Basisstruktur (110) aus einem Halbleiteroxidmaterial oder Glas ausgebildet, wobei die elektrisch leitfähige Verdrahtungsstruktur (112) mit einem vertikalen Verdrahtungsabschnitt (114) und mit einem daran verbundenen lateralen Verdrahtungsabschnitt (116) ausgebildet. Das Ausbilden der elektrisch leitfähigen Verdrahtungsstruktur (112) weist ein Ausbilden von einer Mehrzahl von Vertiefungen (126), die verschiedene Tiefen und verschiedene seitliche Ausdehnungen in der Basisstruktur (110) aufweisen, durch Ätzen der Basisstruktur (110) auf. Dabei wird die Basisstruktur (110) mit einer mehrschichtigen Hartmaske (158) überdeckt, wobei verschiedene Schichten der mehrschichtigen Hartmaske (158) aus verschiedenen Materialien hergestellt sind. Durch Entfernen eines ersten Teilbereichs der mehrschichtigen Hartmaske (158) wird ein erster Oberflächenteilbereich (160) und durch Entfernen eines zweiten Teilbereichs der mehrschichtigen Hartmaske (158) wird ein zweiter Oberflächenteilbereich (162) der Basisstruktur freigelegt. Die freigelegten Oberflächenbereiche (160, 162) werden geätzt, um erste Vertiefungen (126) auszubilden. Die Vertiefungen (126) werden zumindest teilweise mit einem elektrisch leitfähigen Material gefüllt, um dadurch die elektrisch leitfähige Verdrahtungsstruktur (112) auszubilden.

公开(公告)号：DE102020104220A1

公开(公告)日：2021-08-19

申请号：DE102020104220

申请日：2020-02-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  HO KAR MENG ,  KUTSCHAK MATTEO-ALESSANDRO ,  LEE TECK SIM

IPC: H01L23/40 ,  H01L23/31 ,  H01L23/495 ,  H01L23/62

Abstract: Es wird ein Transistor-Outline-Gehäuse bereitgestellt. Das Transistor-Outline-Gehäuse kann einen Transistorchip, der mehrere Verbindungspads beinhaltet, den Transistorchip verkapselndes Verkapselungsmaterial, mehrere mit den mehreren Verbindungspads gekoppelte Verbindungsleitungen, die sich auf einer ersten Seite des Transistor-Outline-Gehäuses aus dem Verkapselungsmaterial erstrecken, ein sich durch das Verkapselungsmaterial erstreckendes Montagedurchgangsloch, wobei das Montagedurchgangsloch an einer zweiten Seite des Transistor-Outline-Gehäuses gegenüber der ersten Seite angeordnet ist, und ein Kühlkörpermaterial über dem Verkapselungsmaterial beinhalten, wobei das Montagedurchgangsloch von dem Kühlkörpermaterial elektrisch isoliert ist, und wobei mindestens ein Teil des Verkapselungsmaterials auf der zweiten Seite des Transistor-Outline-Gehäuses kein Kühlkörpermaterial aufweist.

公开(公告)号：DE102016105581A1

公开(公告)日：2017-09-28

申请号：DE102016105581

申请日：2016-03-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KESSLER ANGELA ,  PLIKAT BORIS ,  SCHARF THORSTEN ,  SYRI ERICH ,  PALM PETTERI ,  SCHNOY FABIAN ,  OTREMBA RALF ,  SCHIESS KLAUS ,  HÄBERLEN 0LIVER ,  KUTSCHAK MATTEO-ALESSANDRO

IPC: H01L23/48 ,  G01N21/84 ,  H01L21/66 ,  H01L23/31 ,  H05K3/34

Abstract: Eine Packung (100), umfassend einen elektronischen Chip (102), ein laminatartiges Kapselungsmittel (104), in und/oder auf dem der elektronische Chip (102) montiert ist, einen lötbaren elektrischen Kontakt (106) auf einer Lötoberfläche (180) der Packung (100) und einen Lotflussweg (170) auf und/oder in der Packung (100), der so ausgebildet ist, dass beim Verlöten des elektrischen Kontakts (106) mit einer Befestigungsbasis (108) ein Teil des Lotmaterials (152) entlang des Lotflusswegs (170) in Richtung einer Oberfläche der Packung (100) fließt, an der das Lotmaterial (152) nach Fertigstellung der Lötverbindung zwischen der Befestigungsbasis (108) und dem elektrischen Kontakt (106) optisch prüfbar ist.

公开(公告)号：DE102015105821A1

公开(公告)日：2015-10-22

申请号：DE102015105821

申请日：2015-04-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OTREMBA RALF ,  SCHIESS KLAUS ,  HÄBERLEN OLIVER ,  KUTSCHAK MATTEO-ALESSANDRO

IPC: H01L23/50 ,  H01L25/065 ,  H03F3/42

Abstract: Eine Vorrichtung umfasst einen ersten Halbleiterchip, der über einem ersten Träger angeordnet ist, und umfasst einen ersten elektrischen Kontakt. Die Vorrichtung umfasst ferner einen zweiten Halbleiterchip, der über einem zweiten Träger angeordnet ist, und der einen zweiten elektrischen Kontakt umfasst, der über einer Oberfläche des zweiten Halbleiterchips angeordnet ist, die zum zweiten Träger hin ausgerichtet ist. Der zweite Träger ist elektrisch mit dem ersten elektrischen Kontakt und dem zweiten elektrischen Kontakt gekoppelt.

公开(公告)号：DE102018122515A1

公开(公告)日：2020-03-19

申请号：DE102018122515

申请日：2018-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RIEGLER ANDREAS ,  FACHMANN CHRISTIAN ,  KUTSCHAK MATTEO-ALESSANDRO ,  VON KOBLINSKI CARSTEN ,  WEBER HANS

IPC: H01L23/15 ,  B81B7/02 ,  B81C1/00 ,  H01L21/50 ,  H01L21/60

Abstract: Ein Verbindungskörper (108), der eine Basisstruktur (110), die zumindest vorwiegend aus einem Halbleiteroxidmaterial oder Glasmaterial hergestellt ist, und eine elektrisch leitfähige Verdrahtungsstruktur (112) auf und/oder in der Basisstruktur (110) aufweist, wobei die elektrisch leitfähige Verdrahtungsstruktur (112) mindestens einen vertikalen Verdrahtungsabschnitt (114) mit einer ersten lateralen Abmessung (152) auf und/oder in der Basisstruktur (110) und mindestens einen lateralen Verdrahtungsabschnitt (116), der mit dem mindestens einen vertikalen Verdrahtungsabschnitt (114) verbunden ist, aufweist, wobei der mindestens eine laterale Verdrahtungsabschnitt (116) eine zweite laterale Abmessung (154) auf und/oder in der Basisstruktur (110) aufweist, welche zweite laterale Abmessung verschieden von der ersten lateralen Abmessung (152) ist.