公开(公告)号：DE112017004951T5

公开(公告)日：2019-06-19

申请号：DE112017004951

申请日：2017-08-30

Applicant: INTEL CORP

Inventor： NACHIMUTHU MURUGASAMY K ,  KUMAR MOHAN J ,  ZIAKAS DIMITRIOS

IPC: G06F13/38 ,  G06F12/06

Abstract: Bereitgestellt werden ein Verfahren, ein Apparat und ein System, in dem ein Initiator-Knoten angebracht ist, der mit einem Zielknoten kommuniziert und mit einem Speicher gekoppelt ist. Zur Systeminitialisierungszeit wird eine Speicheradressenkarte des Initiatorknotens erzeugt, um Adressen zu aufzunehmen, die dem Speicher zugehören, an den der Zielknoten gekoppelt ist. Der Initiatorknoten greift auf den mit dem Zielknoten gekoppelten Speicher zu, indem er die Speicheradressenkarte des Initiatorknotens verwendet.

公开(公告)号：DE112017003713T5

公开(公告)日：2019-04-18

申请号：DE112017003713

申请日：2017-07-20

Applicant: INTEL CORP

Inventor： KUMAR MOHAN J ,  NACHIMUTHU MURUGASAMY K ,  GORIUS AARON ,  ADILETTA MATTHEW J ,  WILDE MYLES ,  CROCKER MICHAEL T ,  ZIAKAS DIMITRIOS

IPC: G16Z99/00 ,  G06F11/30 ,  G06F13/40 ,  G06F15/177 ,  G06Q10/06

Abstract: Es werden Techniken zur automatisierten Wartung eines Datenzentrums beschrieben. In einer beispielhaften Ausführungsform kann eine automatisierte Wartungsvorrichtung eine Verarbeitungsschaltung und ein nicht transitorisches computerlesbares Speichermedium aufweisen, das Anweisungen zur Ausführung durch die Verarbeitungsschaltung aufweist, um die automatisierte Wartungsvorrichtung zu veranlassen, einen Automatisierungsbefehl von einem Automatisierungskoordinator für ein Datenzentrum zu empfangen, eine automatisierte Wartungsprozedur basierend auf dem erhaltenen Automatisierungsbefehl zu identifizieren, und die identifizierte automatisierte Wartungsprozedur durchzuführen. Andere Ausführungsformen werden beschrieben und beansprucht.

公开(公告)号：DE112015004405B4

公开(公告)日：2022-05-12

申请号：DE112015004405

申请日：2015-08-26

Applicant: INTEL CORP

Inventor： PRAKASH MANI ,  PAYTON EDWARD L ,  GROOMS JOHN K ,  ZIAKAS DIMITRIOS ,  ARAFA MOHAMED ,  RAMANUJAN RAJ K ,  WANG DONG

IPC: G06F12/02 ,  G06F13/16 ,  G11C5/04 ,  G11C14/00

Abstract: Speichermodul, umfassend:einen nichtflüchtigen Speicher (220);eine Schnittstelle (310) zu einem Bus für einen flüchtigen Speicher;mindestens eine Stromeingangsschiene (320) zum Empfangen von Strom von einer Host-Plattform über die Schnittstelle (310); undeinen Controller (240), der Logik, zumindest teilweise Hardwarelogik beinhaltend, umfasst, zum:Umwandeln des Stroms von der Stromeingangsschiene von einer Eingangsspannung zu mindestens einer Ausgangsspannung, die sich von der Eingangsspannung unterscheidet, auf einer ersten und/oder einer zweiten Ausgangsschiene (322); undVariieren der Ausgangsspannung auf der ersten Ausgangsschiene und/oder der zweiten Ausgangsschiene.

公开(公告)号：DE102020132760A1

公开(公告)日：2021-09-30

申请号：DE102020132760

申请日：2020-12-09

Applicant: INTEL CORP

Inventor： BERNAT FRANCESC GUIM ,  KUMAR KARTHIK ,  ZIAKAS DIMITRIOS ,  SCHMISSEUR MARK ,  SMITH NED

IPC: G06F15/00

Abstract: Ein Persistenzdienst für Computing-Systeme mit Edge-Architektur erweitert derzeitige Speicher- und Datenspeicherschemas von Edge-Betriebsmitteln, so dass sie Schnittstellen zeigen, die es einem Endpunkt wie z. B. einer IoT-Vorrichtung oder einer Client-Vorrichtung erlauben, Kriterien zum Erreichen von Persistenz für Daten, die in einem Edge-Betriebsmittel gespeichert sind, zu spezifizieren. Die Persistenzschnittstelle erweitert die Speicher- und Datenspeicher-Steuereinheiten, um Daten in Übereinstimmung mit den Kriterien zu speichern, was das Bestimmen enthält, ob ein lokales oder entferntes Edge-Betriebsmittel am besten fähig ist, Daten auf eine Weise, die die Kriterien erfüllt, persistent zu speichern. Die Kriterien enthalten eine Persistenz-Dienstgütevereinbarung, die eine erforderliche Zeit zur Persistenz, Kosten der Persistenz und Zuverlässigkeitsniveau der Persistenz enthält. Nur Edge-Betriebsmittel, die Medien beinhalten, die Speicherteilsysteme und/oder Datenspeicher enthalten, die zum persistenten Speichern von Daten fähig sind, während sie die Kriterien erfüllen, dürfen die Anforderung bedienen. Der Persistenzdienst kann einen Findedienst enthalten, um Objekte, die vorher unter Verwendung des Persistenzdienstes gespeichert worden sind, effizient zu lokalisieren.

公开(公告)号：EP3074878A4

公开(公告)日：2017-07-19

申请号：EP13898057

申请日：2013-11-27

Applicant: INTEL CORP

Inventor： ZIAKAS DIMITRIOS ,  COURY BASSAM N ,  KUMAR MOHAN J ,  NACHIMUTHU MURUGASAMY K ,  DANG THI ,  WUNDERLICH RUSSELL J

IPC: G06F15/76

CPC classification number: G06F15/7803 ,  G06F11/1662 ,  G06F2201/805

Abstract: Systems and methods of implementing server architectures that can facilitate the servicing of memory components in computer systems. The systems and methods employ nonvolatile memory/storage modules that include nonvolatile memory (NVM) that can be used for system memory and mass storage, as well as firmware memory. The respective NVM/storage modules can be received in front or rear-loading bays of the computer systems. The systems and methods further employ single, dual, or quad socket processors, in which each processor is communicably coupled to at least some of the NVM/storage modules disposed in the front or rear-loading bays by one or more memory and/or input/output (I/O) channels. By employing NVM/storage modules that can be received in front or rear-loading bays of computer systems, the systems and methods provide memory component serviceability heretofore unachievable in computer systems implementing conventional server architectures.

Abstract translation: 实现服务器体系结构的系统和方法，可以促进计算机系统中内存组件的服务。 该系统和方法采用非易失性存储器/存储模块，其包括可用于系统存储器和大容量存储以及固件存储器的非易失性存储器（NVM）。 各个NVM /存储模块可以被接收在计算机系统的前部或后部装载机架中。 该系统和方法进一步采用单处理器，双处理器或四处理器处理器，其中每个处理器通过一个或多个存储器和/或输入端可通信地耦合到布置在前或后加载隔间中的至少一些NVM /存储模块 /输出（I / O）通道。 通过采用可以在计算机系统的前部或后部加载机架中接收的NVM /存储模块，所述系统和方法提供了在实现传统服务器体系结构的计算机系统中迄今无法实现的存储器部件可服务性。

公开(公告)号：EP3123299A4

公开(公告)日：2018-01-24

申请号：EP15769354

申请日：2015-01-28

Applicant: INTEL CORP

Inventor： SWANSON ROBERT C ,  TRAW C BRENDAN ,  ZIMMER VINCENT J ,  BULUSU MALLIK ,  LINDSLEY JOHN R ,  NATU MAHESH S ,  ZIAKAS DIMITRIOS ,  CONE ROBERT W ,  RANGARAJAN MADHUSUDHAN ,  NIKJOU BABAK ,  BRANNOCK KIRK D ,  WUNDERLICH RUSSELL J ,  SCHWARTZ MILES F ,  PAWLOWSKI STEPHEN S

IPC: G06F9/22 ,  G06F9/44 ,  G06F11/14 ,  G06F11/30 ,  G06F11/34 ,  G06F21/56 ,  G06F21/57

CPC classification number: G06F11/3476 ,  G06F9/4403 ,  G06F9/4416 ,  G06F11/1417 ,  G06F21/575 ,  G06F2201/84

Abstract: Platform controller, computer-readable storage media, and methods associated with initialization of a computing device. In embodiments, a platform controller may comprise a boot controller and one or more non-volatile memory modules, coupled with the boot controller. In embodiments, the one or more non-volatile memory modules may have first instructions and second instructions stored thereon. The first instructions may, when executed by a processor of a computing device hosting the platform controller, cause initialization of the computing device. The second instructions, when executed by the boot controller, may cause the boot controller to monitor at least a portion of the execution of the first instructions by the computing device and may generate a trace of the monitored portion of the execution of the first instructions. In embodiments, the trace may be stored in the one or more non-volatile memory modules. Other embodiments may be described and/or claimed.

公开(公告)号：DE102023213364A1

公开(公告)日：2024-09-19

申请号：DE102023213364

申请日：2023-12-29

Applicant: INTEL CORP

Inventor： DAS SHARMA DEBENDRA ,  LANKA NARASIMHA ,  ONUFRYK PETER ,  CHOUDHARY SWADESH ,  PASDAST GERALD ,  WU ZUOGUO ,  ZIAKAS DIMITRIOS ,  MUTHRASANALLUR SRIDHAR

IPC: G06F13/38 ,  G06F13/16 ,  G06F13/40

Abstract: Vorliegend beschriebene Ausführungsformen können Einrichtungen, Systeme, Methoden oder Prozesse beinhalten, die auf Package-interne Die-zu-Die- (D2D-) Interconnects gerichtet sind. Insbesondere können Ausführungsformen vorliegend Package-interne D2D-Interconnects für Speicher betreffen, die den UCIe- (Universal Chiplet Interconnect Express) Adapter oder die -PHY (physikalische Schicht/Bitübertragungsschicht) verwenden oder mit diesen in Zusammenhang stehen. Weitere Ausführungsformen sind beschrieben und beansprucht.

公开(公告)号：BR112016009230A2

公开(公告)日：2017-08-01

申请号：BR112016009230

申请日：2013-11-27

Applicant: INTEL CORP

Inventor： ZIAKAS DIMITRIOS ,  COURY BASSAM N ,  KUMAR MOHAN J ,  NACHIMUTHU MURUGASAMY K ,  DANG THI ,  WUNDERLICH RUSSELL J

公开(公告)号：DE112015004405T5

公开(公告)日：2017-06-14

申请号：DE112015004405

申请日：2015-08-26

Applicant: INTEL CORP

Inventor： PRAKASH MANI ,  PAYTON EDWARD L ,  ZIAKAS DIMITRIOS ,  ARAFA MOHAMED ,  RAMANUJAN RAJ K ,  WANG DONG ,  GROOMS JOHN K

IPC: G06F12/02 ,  G06F13/16

Abstract: Speichermodule, Controller und elektronische Einrichtungen, die Speichermodule umfassen, sind beschrieben. Bei einer Ausführungsform umfasst ein Speichermodul einen nichtflüchtigen Speicher und eine Schnittstelle zu einem Bus eines flüchtigen Speichers, mindestens eine Stromeingangsschiene zum Empfangen von Strom von einer Host-Plattform und einen Controller, der Logik, zumindest teilweise Hardwarelogik beinhaltend, umfasst, um den Strom von der Stromeingangsschiene von einer Eingangsspannung zu zumindest einer Ausgangsspannung umzuwandeln, die sich von der Eingangsspannung unterscheidet. Andere Ausführungsformen werden auch offenbart und beansprucht.

公开(公告)号：EP2761466A4

公开(公告)日：2015-06-03

申请号：EP11873218

申请日：2011-09-30

Applicant: INTEL CORP

Inventor： RAMANUJAN RAJ K ,  AGARWAL RAJAT ,  CHENG KAI ,  POLEPEDDI TAARINYA ,  RAAD CAMILLE C ,  ZIMMERMAN DAVID J ,  SWAMINATHAN MUTHUKUMAR P ,  ZIAKAS DIMITRIOS ,  KUMAR MOHAN J ,  COURY BASSAM N ,  HINTON GLENN J

IPC: G06F12/00 ,  G06F12/08 ,  G11C7/10

CPC classification number: G06F12/0811 ,  G06F12/0895 ,  G06F12/0897 ,  G06F2212/2024 ,  G06F2212/205 ,  G11C11/40615 ,  G11C14/009 ,  Y02B60/1225 ,  Y02D10/13

Abstract: A system and method are described for integrating a memory and storage hierarchy including a non-volatile memory tier within a computer system. In one embodiment, PCMS memory devices are used as one tier in the hierarchy, sometimes referred to as “far memory.” Higher performance memory devices such as DRAM placed in front of the far memory and are used to mask some of the performance limitations of the far memory. These higher performance memory devices are referred to as “near memory.”