VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN BAUTEILS UND OPTOELEKTRONISCHES BAUTEIL

    公开(公告)号:WO2019016047A1

    公开(公告)日:2019-01-24

    申请号:PCT/EP2018/068828

    申请日:2018-07-11

    Abstract: Das Verfahren zur Herstellung eines optoelektronischen Bauteils (100) umfasst einen Schritt A), in dem ein temporärer Träger (1) bereitgestellt wird. In einem Schritt B) wird eine funktionale Folie (3) auf dem temporären Träger (1) aufgebracht, wobei die funktionale Folie (3) eine Mehrzahl von Öffnungen (30) aufweist. In einem Schritt C) werden optoelektronische Bauelemente mit jeweils einer Montageseite (21) derart innerhalb der Öffnungen (30) angeordnet, dass die Montageseiten (21) dem temporären Träger (1) zugewandt sind. Die optoelektronischen Bauelemente sind dicker als die funktionale Folie (3), so dass die Bauelemente die funktionale Folie (3) in eine Richtung weg von dem temporären Träger (1) überragen. In einem Schritt D) wird eine Vergussmasse derart aufgebracht, dass die Vergussmasse die Bauelemente lateral umformt und im Bereich lateral neben den Bauelementen die funktionale Folie (3) bedeckt. In einem Schritt E) wird die Vergussmasse zu einem Verguss ausgehärtet, wobei die funktionale Folie (3) so gewählt ist, dass sie eine Bewehrung für den Verguss bildet. In einem Schritt F) wird die funktionale Folie (3) im Bereich zwischen den Öffnungen (30) durchtrennt, sodass einzelne optoelektronische Bauteile (100) entstehen, die jeweils ein optoelektronisches Bauelement aufweisen, das lateral sowohl von dem Verguss als auch von einer funktionalen Schicht aus einem Teil der funktionalen Folie (3) umgeben ist.

    OPTOELEKTRONISCHES BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN BAUELEMENTS

    公开(公告)号:WO2020144280A1

    公开(公告)日:2020-07-16

    申请号:PCT/EP2020/050428

    申请日:2020-01-09

    Abstract: In mindestens einer Ausführungsform umfasst das optoelektronische Bauelement (100) einen Träger (1), einen optoelektronischen Halbleiterchip (2) und eine Verkapselung (3). Der Halbleiterchip ist auf einer Montagefläche (10) des Trägers befestigt und mit dem Träger elektrisch leitend verbunden. Die Verkapselung umformt den Halbleiterchip und überdeckt die Montagefläche zumindest teilweise. Die Verkapselung umfasst eine erste Schicht (31) und eine zweite Schicht (32), wobei die erste Schicht zwischen der Montagefläche und der zweiten Schicht angeordnet ist. Die erste Schicht und die zweite Schicht basieren jeweils auf einem Silikon. Die erste Schicht und die zweite Schicht grenzen im Bereich einer Grenzfläche direkt aneinander.

Patent Agency Ranking