中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

48 records (took 0.025 seconds)

    광전 반도체 소자를 제조하는 방법 및 광전 반도체 소자
    1.
    发明公开
    광전 반도체 소자를 제조하는 방법 및 광전 반도체 소자 审中-公开
    制造光学电子器件的方法，

    公开(公告)号：KR20180019661A

    公开(公告)日：2018-02-26

    申请号：KR20187001260

    申请日：2016-06-16

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： KATZ SIMEON ,  GEHRKE KAI ,  DRAGO MASSIMO ,  HERTKORN JOACHIM

    IPC: H01L33/00 ,  H01L33/12 ,  H01L33/42 ,  H01L33/44

    CPC classification number: H01L33/44 ,  H01L33/12 ,  H01L33/42

    Abstract: 광전반도체소자를제조하는방법이제공되며, 본방법은, 반도체층 시퀀스(1)를제공하는단계 - 상기반도체층 시퀀스는발광및/또는광흡수활성영역(12) 및상기반도체층 시퀀스(1)의주 연장평면에수직으로연장되는스택방향(z)으로상기활성영역(12) 후방에배치되는커버면(1a)을포함함 -; 상기커버면(1a) 상에층 스택(2)을적층하는단계 - 상기층 스택(2)은인듐을함유하는산화물층(20) 및상기스택방향(z)으로상기커버면(1a) 후방에배치되는중간면(2a)을포함함 -; 상기중간면(2a) 상에인듐주석산화물로형성된접촉층(3)을적층하는단계를포함하고, 상기층 스택(2)은제조공차의범위내에서주석이없다.

    Abstract translation: 本发明提供的光电半导体元件，该方法包括的制造方法，包括：提供半导体层序列（1），其中，所述半导体层序列是发光和/或光吸收有源区12和半导体层序列（1） 以及在垂直于边缘延伸平面延伸的堆叠方向（z）上布置在有源区（12）后面的覆盖表面（1a） （2）在所述覆盖表面（1a）上，所述叠层（2）包括在所述覆盖表面的后侧上的包含铟的氧化物层（20）和氧化物层（20） 中间表面（2a）被布置; 并且在中间表面（2a）上层压由铟锡氧化物形成的接触层（3），其中堆叠（2）在制造公差内不含锡。

    Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
    3.
    发明专利
    Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements 未知

    公开(公告)号：DE102018101558A1

    公开(公告)日：2019-07-25

    申请号：DE102018101558

    申请日：2018-01-24

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： DRECHSEL PHILIPP ,  BERGBAUER WERNER ,  LEHNHARDT THOMAS ,  OFF JÜRGEN ,  HERTKORN JOACHIM

    IPC: H01L33/12 ,  H01L21/205 ,  H01L29/778 ,  H01L33/32

    Abstract: Es wird eine Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements beschrieben, mit den Schritten:- Bereitstellen eines Aufwachssubstrats (1),- Aufwachsen einer Nukleationsschicht (2) aus einem Aluminium enthaltenden Nitrid-Verbindungshalbleiter auf das Aufwachssubstrat (1),- Aufwachsen einer Verspannungsschichtstruktur (10) zur Erzeugung einer kompressiven Spannung, wobei die Verspannungsschichtstruktur (10) mindestens eine erste GaN-Halbleiterschicht (4) und eine zweite GaN-Halbleiterschicht (7) umfasst, und wobei zwischen der ersten GaN-Halbleiterschicht (4) und der zweiten GaN-Halbleiterschicht (7) eine Al(Ga)N-Zwischenschicht (5) zur Erzeugung der kompressiven Spannung angeordnet ist, und- Aufwachsen einer funktionellen Halbleiterschichtenfolge (14) des Nitrid-Verbindungshalbleiter-Bauelements auf die Verspannungsschichtstruktur (10),wobei- vor dem Aufwachsen der zweiten GaN-Halbleiterschicht (7) eine 3D-AlGaN-Schicht (6) auf der Al(Ga)N Zwischenschicht (5) derart aufgewachsen wird, dass sie nicht-planare Strukturen aufweist.

    Optoelektronischer Halbleiterchip
    5.
    发明专利
    Optoelektronischer Halbleiterchip 未知

    公开(公告)号：DE102016113274A1

    公开(公告)日：2018-01-25

    申请号：DE102016113274

    申请日：2016-07-19

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： BERGBAUER WERNER ,  HERTKORN JOACHIM

    IPC: H01L33/40 ,  H01L29/45

    Abstract: In einer Ausführungsform weist der optoelektronische Halbleiterchip (1) eine Halbleiterschichtenfolge (2, 4, 5) aus AlInGaN auf. Die Halbleiterschichtenfolge beinhaltet einen n-leitenden n-Bereich (2), einen p-leitenden p-Bereich (5) und eine dazwischenliegende aktive Zone (4) mit mindestens einem Quantentrog zur Erzeugung einer Strahlung. Der p-Bereich (5) umfasst eine Elektronenbarriereschicht (56), eine Kontaktschicht (58) und eine dazwischenliegende Zersetzungsstoppschicht (50). Die Kontaktschicht (58) grenzt direkt an eine Kontaktmetallisierung (8), insbesondere eine Anode, des Halbleiterchips (1). In der Zersetzungsstoppschicht (50) liegt stellenweise ein Aluminiumgehalt (C) von mindestens 5 % und höchstens 30 % vor. Der Aluminiumgehalt (C) ist in der Zersetzungsstoppschicht (50) variiert.

    Verfahren zur Herstellung einer Halbleiterschichtenfolge
    6.
    发明专利
    Verfahren zur Herstellung einer Halbleiterschichtenfolge 未知

    公开(公告)号：DE102014106505A1

    公开(公告)日：2015-11-12

    申请号：DE102014106505

    申请日：2014-05-08

    Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

    Inventor： HERTKORN JOACHIM ,  BERGBAUER WERNER

    IPC: H01L33/32 ,  H01L21/20 ,  H01L31/0304 ,  H01L31/101

    Abstract: Es wird ein Verfahren zur Herstellung einer Halbleiterschichtenfolge angegeben, das die folgenden Schritte aufweist: – Bereitstellen eines Aufwachssubstrats (50) mit einer Aufwachsfläche (51) an einer Aufwachsseite (50a), – Aufwachsen einer ersten nitridischen Halbleiterschicht (10) an der Aufwachsseite, – Aufwachsen einer zweiten nitridischen Halbleiterschicht (20) auf die erste nitridische Halbleiterschicht (10), wobei die zweite nitridische Halbleiterschicht (20) zumindest eine Öffnung (21) aufweist oder zumindest eine Öffnung (21) in der zweiten nitridischen Halbleiterschicht (20) erzeugt wird oder während des Aufwachsens zumindest eine Öffnung (21) in der zweiten nitridischen Halbleiterschicht (20) entsteht, – Entfernen zumindest eines Teils der ersten nitridischen Halbleiterschicht (10) durch die Öffnungen (21) in der zweiten nitridischen Halbleiterschicht (20), – Aufwachsen einer dritten nitridischen Halbleiterschicht (30) auf die zweite nitridische Halbleiterschicht (20), wobei die dritte nitridische Halbleiterschicht (30) die Öffnungen (21) zumindest stellenweise überdeckt, derart, dass zwischen dem Aufwachssubstrat (50) und den nachfolgenden Halbleiterschichten (10, 20, 30) Kavitäten vorhanden sind, die frei von einem Halbleitermaterial sind, – Ablösen des Aufwachssubstrats (50).

Patent Agency Ranking