-
公开(公告)号：FR3095296A1
公开(公告)日：2020-10-23
申请号：FR1904169
申请日：2019-04-18
Inventor： SCHWARTZ LAURENT , KAIRE DAVID , LOPEZ JEROME
IPC: H01L23/48
Abstract: Centripetal bumping layout The present disclosure relates to a substrate comprising a contact surface having bumps formed thereon, each bump being rotationally asymmetric in the plane of the contact surface, the bumps for example being orientated on the contact surface in a centripetal arrangement, wherein the bumps in a first zone of the contact surface have a first pitch in a first axis and the bumps in a second zone of the contact surface have a second pitch in the first axis, the second pitch being different to the first pitch. Abstract figure : Fig. 7
-
公开(公告)号：FR3095298A1
公开(公告)日：2020-10-23
申请号：FR1913917
申请日：2019-12-09
Inventor： SCHWARTZ LAURENT , KAIRE DAVID , LOPEZ JEROME
IPC: H01L23/488 , H01L23/50 , H01L25/00
Abstract: Disposition centripète de bossages et procédé La présente description concerne une matrice de bossages comprenant des bossages (200), chaque bossage (200) étant asymétrique en rotation dans le plan de la matrice de bossages, les bossages (200) étant orientés selon une disposition centripète, dans laquelle les bossages se trouvant dans une première partie de la matrice de bossages ont un premier pas dans un premier axe et les bossages se trouvant dans une deuxième partie de la matrice de bossages ont un deuxième pas dans le premier axe, le deuxième pas étant différent du premier pas. Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3095297A1
公开(公告)日：2020-10-23
申请号：FR2003781
申请日：2020-04-15
Inventor： SCHWARTZ LAURENT , KAIRE DAVID , LOPEZ JEROME
IPC: H01L23/488 , H01L23/50
Abstract: Disposition centripète de bossages et procédé La présente description concerne une matrice de bossages comprenant des bossages (200), chaque bossage (200) étant asymétrique en rotation dans le plan de la matrice de bossages, les bossages (200) étant orientés selon une disposition centripète, dans laquelle les bossages se trouvant dans une première partie de la matrice de bossages ont un premier pas dans un premier axe et les bossages se trouvant dans une deuxième partie de la matrice de bossages ont un deuxième pas dans le premier axe, le deuxième pas étant différent du premier pas. Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3058260A1
公开(公告)日：2018-05-04
申请号：FR1660623
申请日：2016-11-03
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： LOPEZ JEROME , QUERCIA FABIEN , HAJJI ASMA , AUCHERE DAVID
IPC: H01L23/48
Abstract: Procédé de réalisation d'une connexion électrique entre une puce électronique (3) et une plaque de support (2) de cette puce et dispositif électronique, dans lesquels : un fil de connexion électrique (113) relie un plot découvert de connexion électrique de la puce électronique et un plot découvert de connexion électrique de la plaque de support et des jonctions électriques sont prévues entre les extrémités du fil de connexion électrique et les plots, le fil de connexion électrique étant pourvu d'une gaine isolante (113a) ; un enrobage local diélectrique (117a, 117b) recouvre au moins partiellement au moins l'un des plots et la jonction adjacente et entoure au moins partiellement une portion adjacente d'extrémité de la gaine isolante, et un blindage local conducteur (119) recouvre au moins partiellement ledit enrobage diélectrique et entoure au moins partiellement la gaine isolante.
-
公开(公告)号：FR3114676A1
公开(公告)日：2022-04-01
申请号：FR2009984
申请日：2020-09-30
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： ZANELLATO OLIVIER , BRECHIGNAC REMI , LOPEZ JEROME
Abstract: Boîtier électronique La présente description concerne un boîtier (10) pour dispositif électronique (12), le boîtier comprenant une plaque (22) et un mur latéral (20), séparés par une couche en un matériau de fixation et au moins une région (28) en un matériau configuré pour former dans la région (28) une ouverture entre l'intérieur et l'extérieur du boîtier lorsque le boîtier est chauffé. Figure pour l'abrégé : Fig. 1
-
Patent Agency Ranking
公开(公告)号：FR3071354A1
公开(公告)日：2019-03-22
申请号：FR1758608
申请日：2017-09-18
Inventor： LOPEZ JEROME , DUCA ROSEANNE
Abstract: Dispositif électronique comprenant un substrat de support (2) présentant une face (3) au-dessus de laquelle est fixé au moins un composant électronique (4) et pourvu sur une zone périphérique de cette face d'une couche métallique locale annulaire (7) et comprenant un capot d'encapsulation (10) dudit composant électronique, ce capot d'encapsulation comprenant une paroi périphérique (12) dont un bord d'extrémité (13) est fixé au-dessus de ladite zone périphérique, dans lequel ladite couche locale métallique annulaire (7) présente, à sa périphérie, une pluralité de dents (8) espacées formant entre elles des encoches (9), ces dents (8) s'étendant jusqu'au bord périphérique du substrat de support.
-
公开(公告)号：FR3058259A1
公开(公告)日：2018-05-04
申请号：FR1660622
申请日：2016-11-03
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： LOPEZ JEROME , QUERCIA FABIEN , HAJJI ASMA , AUCHERE DAVID
IPC: H01L23/48
Abstract: Procédé de réalisation d'une connexion électrique entre une puce électronique (3) et une plaque de support (2) de cette puce et dispositif électronique, dans lesquels : un fil de connexion électrique (213) relie un plot découvert de connexion électrique de la puce et un plot découvert de connexion électrique de la plaque de support et réaliser des jonctions électriques entre les extrémités du fil et les plots, une couche diélectrique en une matière diélectrique au-dessus d'une zone de la puce électronique et de la plaque de support, incluant le fil de connexion électrique, les jonctions et les plots, de sorte que cette couche diélectrique réalise un enrobage local diélectrique (217b) qui entoure au moins partiellement le fil de connexion électrique et recouvre au moins partiellement les jonctions et les plots, et un blindage local conducteur (219) en une matière conductrice de l'électricité recouvre au moins partiellement l'enrobage local diélectrique.
-
公开(公告)号：FR3133482B1
公开(公告)日：2025-02-28
申请号：FR2202142
申请日：2022-03-11
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： LAPORTE FANNY , LOPEZ JEROME
IPC: H01L21/768 , H01L23/14 , H01L23/485
Abstract: Substrat d’interconnexion et procédé de fabrication d’un tel substrat La présente description concerne un substrat d’interconnexion (300) comprenant :- un support thermomécanique (310) traversé par au moins un trou d’interconnexion électrique (311) ;- un premier réseau d’interconnexion (330a) sur une première face (310a) du support; et- un deuxième réseau d’interconnexion (330b) sur une deuxième face (310b) du support;chaque réseau d’interconnexion comportant :- au moins un niveau d’interconnexion, chaque niveau d’interconnexion comprenant au moins une piste métallique (331a, 333a, 331b, 333b) à partir de laquelle s’étend au moins un via métallique (332a, 334a, 332b, 334b), la au moins une piste métallique et le au moins un via métallique étant noyés dans une couche d’isolant de sorte que le au moins un via affleure à la surface de ladite couche d’isolant la plus éloignée du support ; et- au moins une piste métallique (335a, 335b) en protrusion sur la couche d’isolant du dernier niveau d’interconnexion ;les vias métalliques étant adaptés à relier entre eux deux niveaux adjacents et/ou le dernier niveau avec la au moins une piste métallique en protrusion. Figure pour l'abrégé : Fig. 3
-
公开(公告)号：FR3058261A1
公开(公告)日：2018-05-04
申请号：FR1660624
申请日：2016-11-03
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： LOPEZ JEROME , QUERCIA FABIEN , HAJJI ASMA , AUCHERE DAVID
IPC: H01L23/48
Abstract: Procédé de réalisation d'une connexion électrique entre une puce électronique (3) et une plaque de support (2) de cette puce et dispositif électronique, dans lesquels : un fil de connexion électrique (13) relie un plot découvert de connexion électrique (7) de la puce électronique et un plot découvert de connexion électrique (10) de la plaque de support et des jonctions électriques sont prévues entre les extrémités de ce fil et les plots, un enrobage local diélectrique (17) entoure le fil de connexion électrique et recouvre les plots et les jonctions, et un blindage local conducteur (19) recouvre l'enrobage local diélectrique.
-
公开(公告)号：FR2968126A1
公开(公告)日：2012-06-01
申请号：FR1059833
申请日：2010-11-29
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： PRUVOST JULIEN , LOPEZ JEROME , RIVIERE JEAN-MICHEL
IPC: H01L23/34
Abstract: Boîtier semi-conducteur et procédé de fabrication, dans lesquels un bloc d'encapsulation (17, 33) d'une puce et de fils de connexion électrique de cette puce présente au moins un évidement avant (20) au-dessus de la puce et dans lesquels une matière de remplissage conductrice thermique (21a) remplit ledit évidement avant, de façon à former un via thermique (21).
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
