中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

12 records (took 0.02 seconds)

    2.
    发明专利
    未知

    公开(公告)号：FR2853452B1

    公开(公告)日：2005-08-19

    申请号：FR0304008

    申请日：2003-04-01

    Applicant: ST MICROELECTRONICS SA

    Inventor： COSNIER VINCENT ,  MORAND YVES ,  KERMARREC OLIVIER ,  BENSAHEL DANIEL ,  CAMPIDELLI YVES

    IPC: H01L21/28 ,  H01L29/49 ,  H01L29/51

    Abstract: The fabrication of a semiconductor device having a dielectric grid of a material with a high dielectric permittivity includes a stage (40) of deposition, directly on the grid dielectric, of a first layer of Si1-xGex with 0.5 less than x = 1, at a temperature essentially low with respect to the temperature of deposition of poly-Si by thermal chemical vapour deposition. An independent claim is also claimed for the semiconductor device thus fabricated.

    PROCEDE DE FORMATION D'UN TRANSISTOR MOS A CANAL EN SILICIUM-GERMANIUM
    4.
    发明专利
    PROCEDE DE FORMATION D'UN TRANSISTOR MOS A CANAL EN SILICIUM-GERMANIUM 未知

    公开(公告)号：FR2952225A1

    公开(公告)日：2011-05-06

    申请号：FR0957769

    申请日：2009-11-03

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

    Inventor： DUTARTRE DIDIER ,  CAMPIDELLI YVES ,  LOUBET NICOLAS

    IPC: H01L21/335 ,  H01L21/8238 ,  H01L29/78

    Abstract: L'invention concerne un procédé de formation de transistors MOS, comprenant les étapes suivantes : former des tranchées isolantes (42) dans un substrat de silicium (40), lesdites tranchées délimitant des premières et des secondes zones actives (TN, Tp) ; graver une portion supérieure des premières zones actives (Tp) ; épitaxier une couche de silicium-germanium (48) dans les portions gravées ; et former des grilles de transistors PMOS (52) sur les premières zones actives et des grilles de transistors NMOS (50) sur les secondes zones actives (TN), les grilles de transistors PMOS et les grilles de transistors NMOS étant constituées d'empilements métalliques (22, 24) d'épaisseurs différentes qui s'étendent sur une région isolante à forte constante diélectrique (18, 20), la profondeur de gravure et l'épaisseur de la couche de silicium-germanium étant telles que les niveaux des surfaces des grilles des transistors NMOS et des grilles des transistors PMOS sont ajustés de façon prédéterminée.

    8.
    发明专利
    未知

    公开(公告)号：FR2812763A1

    公开(公告)日：2002-02-08

    申请号：FR0010346

    申请日：2000-08-04

    Applicant: ST MICROELECTRONICS SA

    Inventor： BENSAHEL DANIEL ,  KERMARREC OLIVIER ,  CAMPIDELLI YVES

    IPC: H01L21/20 ,  H01L29/12 ,  H01L33/00 ,  H01L33/06 ,  H01L21/205

    Abstract: Formation of quantum dots (41) on a monocrystalline semiconductor substrate (40) involves gas-phase epitaxy of the quantum dot material on the substrate under optimum growth conditions to ensure growth at a controllable maximum rate. In an initial stage, quantum dot material gas is blown onto the substrate to provide a deposition rate distinctly higher than the controllable maximum rate. The substrate (40) material can be silicon (Si) and the quantum dot (41) material can be germanium (Ge). The substrate (40) material can be Si or Ge and the quantum dot (41) material can be a rare earth. The substrate material (40) can be silicon oxide and the quantum dot (41) material can be silicon nitride.

Patent Agency Ranking